工藝流程波峰焊中的成型工作，是生產過程中效率最低的部分之一，相應帶來了靜電損壞風險并使交貨期延長，還增加了出錯的機會。雙面貼裝A面布有大型IC器件，B面以片式元件為主充分利用PCB空間，實現安裝面積最小化，效率高單面混裝* 如果通孔元件很少，可采用回流焊和手工焊的方式一面貼裝、另一面插裝* 如果通孔元件很少，可采用回流焊和手工焊的方式
上傳時間： 2013-11-14
上傳用戶：哈哈hah
現代的電子設計和芯片制造技術正在飛速發展，電子產品的復雜度、時鐘和總線頻率等等都呈快速上升趨勢，但系統的電壓卻不斷在減小，所有的這一切加上產品投放市場的時間要求給設計師帶來了前所未有的巨大壓力。要想保證產品的一次性成功就必須能預見設計中可能出現的各種問題，并及時給出合理的解決方案，對于高速的數字電路來說，最令人頭大的莫過于如何確保瞬時跳變的數字信號通過較長的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關注的信號完整性（SI）問題。本章就是圍繞信號完整性的問題，讓大家對高速電路有個基本的認識，并介紹一些相關的基本概念。 第一章 高速數字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設計流程剖析...............................................................61.3 相關的一些基本概念...................................................................................8第二章 傳輸線理論...............................................................................................122.1 分布式系統和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質.................................................................................142.3.2 特征阻抗相關計算.............................................................................152.3.3 特性阻抗對信號完整性的影響.........................................................172.4 傳輸線電報方程及推導.............................................................................182.5 趨膚效應和集束效應.................................................................................232.6 信號的反射.................................................................................................252.6.1 反射機理和電報方程.........................................................................252.6.2 反射導致信號的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負載的匹配.................................................................................41第三章 串擾的分析...............................................................................................423.1 串擾的基本概念.........................................................................................423.2 前向串擾和后向串擾.................................................................................433.3 后向串擾的反射.........................................................................................463.4 后向串擾的飽和.........................................................................................463.5 共模和差模電流對串擾的影響.................................................................483.6 連接器的串擾問題.....................................................................................513.7 串擾的具體計算.........................................................................................543.8 避免串擾的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場屏蔽.........................................................................................654.3.1.2 磁場屏蔽.........................................................................................674.3.1.3 電磁場屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設計中的EMI.......................................................................................754.4.1 傳輸線RLC 參數和EMI ........................................................................764.4.2 疊層設計抑制EMI ..............................................................................774.4.3 電容和接地過孔對回流的作用.........................................................784.4.4 布局和走線規則.................................................................................79第五章 電源完整性理論基礎...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設計.............................................................................................855.3 同步開關噪聲分析.....................................................................................875.3.1 芯片內部開關噪聲.............................................................................885.3.2 芯片外部開關噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質和封裝影響.....................................................................955.4.3 電容并聯特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章 系統時序.................................................................................................1006.1 普通時序系統...........................................................................................1006.1.1 時序參數的確定...............................................................................1016.1.2 時序約束條件...................................................................................1066.2 源同步時序系統.......................................................................................1086.2.1 源同步系統的基本結構...................................................................1096.2.2 源同步時序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由來...................................................................................... 1137.2 IBIS 與SPICE 的比較.............................................................................. 1137.3 IBIS 模型的構成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相關工具及鏈接..............................................................................120第八章 高速設計理論在實際中的運用.............................................................1228.1 疊層設計方案...........................................................................................1228.2 過孔對信號傳輸的影響...........................................................................1278.3 一般布局規則...........................................................................................1298.4 接地技術...................................................................................................1308.5 PCB 走線策略............................................................................................134
標簽： 信號完整性
上傳時間： 2014-05-15
上傳用戶：dudu1210004
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2013-10-07
上傳用戶：comer1123
天河軟件公司是專業、專門從事企業信息化整體解決方案（CAD/ CAPP/ EDPS/ PDM…）開發、咨詢、集成及實施、服務供應商，高新技術企業。產品線覆蓋設計、管理、工藝、生產信息化領域，自主版權軟件5大體系19個產品。天河軟件在業內享有：“設計、管理信息化專家，工藝、生產信息化領跑者”的美譽。 十年來，天河公司已經積累了百余家大中型企業CAPP/PDM典型用戶和5000多家PCCAD/P3DM注冊用戶，每天有百萬級技術人員在使用天河CAD軟件，創造了巨大的社會價值；CAPP/PDM用戶遍布電站能源、航空航天、國防科工、重型機械、汽車工程、冶金化工、基礎件行業、農機行業、機床行業、通用機械等離散裝備制造業領域。天河人緊追世界先進技術潮流，結合我國企業的具體情況，不斷為國內企業開發出功能強大，性能價格比高的專業軟件，為國家富強、民族復興做出了巨大的貢獻！
上傳時間： 2013-10-18
上傳用戶：haojiajt
隨著計算機軟、硬件技術的快速發展，給人類生產、生活及傳統的產品設計和生產組織模式都帶來了深刻的變革，隨著計算機應用領域的日益擴大，涌現了許多以計算機技術為基礎的新興學科，模具CAD/CAE/CAM便是其中之一。模具CAD/CAE/CAM是一門基于計算機技術而發展起來的、與機械設計和制造技術相互滲透、相互結合、多學科綜合性的技術，隨著計算機技術的迅速發展、數控機床的廣泛應用及相關軟件的日益完善，CAD/CAE/CAM技術在電子、機械、航空、航天、輕工等領域得到了廣泛的應用。
上傳時間： 2013-10-30
上傳用戶：u789u789u789
根據汽車發動機控制芯片的工作環境，針對常見的溫度失效問題，提出了一種應用在發動機控制芯片中的帶隙基準電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準電壓源結構，具有適應低電源電壓、電源抑制比高的特點。同時還提出一種使用不同溫度系數的電阻進行高階補償的方法，實現了較寬溫度范圍內的低溫度系數。仿真結果表明，該帶隙基準電路在-50℃~+125℃的溫度范圍內，實現平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴格的發動機溫度環境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發動機在不同工況下產生的電源紋波對輸出參考電壓的影響。
上傳時間： 2014-01-09
上傳用戶：ecooo
電路如果存在不穩定性因素，就有可能出現振蕩。本文對比分析了傳統LDO和無片電容LDO的零極點，運用電流緩沖器頻率補償設計了一款無片外電容LDO，電流緩沖器頻率補償不僅可減小片上補償電容而且可以增加帶寬。對理論分析結果在Cadence平臺基上于CSMC0.5um工藝對電路進行了仿真驗證。本文無片外電容LDO的片上補償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當在輸入電源電壓6 V時輸出電流從100 μA到100 mA變化時，最小相位裕度為830，最小帶寬為4.58 MHz
上傳時間： 2014-12-24
上傳用戶：wangjin2945
FT833A11-10V0.3A驅動器是一款無需變壓器繞組檢測和供電LED驅動器，它可以在85Vac至264Vac的 輸入電壓范圍內為LED燈串提供額定電壓3~10Vdc、額定電流0.3A的驅動。 本驅動使用的是FMD最新推出的FT833電源管理IC，它無需變壓器輔助，可進一步降低整個驅動的成本。 在成本降低同時，還能保持較高的電流精度與調整率。 本驅動提供全面的保護功能，包括環路和輸出短路保護并自動重新啟動。輸出過壓限制可避免在負載斷 開時可能對電源造成的損壞。開關周期限流保護功能能讓LED系統工作更加安全可靠。 此設計主要目標是小體積，低成本和高效率。本驅動可輕松放進市面上絕大多數的LED燈杯內，并將工 作時溫升保持在可接受范圍以內。
上傳時間： 2013-10-14
上傳用戶：yangzhiwei
