《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統，學生通過實驗環節，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統的功能，提高系統的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，FPGA芯片具有重復編程能力，使得系統內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統設計概念，使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統，由于VHDL的高標準化和硬件描述能力，現代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域，目前已成為電子業界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下，基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
隨著電子科學、圖像傳輸處理技術與理論的迅速發展，機器人視頻監控技術的實際研究與應用曰益得到重視，并不斷地在許多領域取得驕人的成果。特別是近年來，機器人視頻監控技術已成為高技術領域一個重要的研究課題。 本論文詳細介紹了一種機器人視頻監視系統的設計方案，實現了具有前端視頻采集、圖像傳輸處理功能的FPGA系統。該系統采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、I
上傳時間： 2013-07-21
上傳用戶：ybysp008
隨著微電子技術和計算機技術的迅猛發展，尤其是現場可編程器件的出現，為滿足實時處理系統的要求，誕生了一種新穎靈活的技術——可重構技術。它采用實時電路重構技術，在運行時根據需要，動態改變系統的電路結構，從而使系統既有硬件優化所能達到的高速度和高效率，又能像軟件那樣靈活可變，易于升級，從而形成可重構系統?？芍貥嬒到y的關鍵在于電路結構可以動態改變，這就需要有合適的可編程邏輯器件作為系統的核心部件來實現這一功能。 論文利用可重構技術和“FD-ARM7TDMLCSOC”實驗板的可編程資源實現了一個8位微程序控制的“實驗CPU”，將“實驗CPU”與實驗板上的ARMCPU構成雙內核CPU系統，并對雙內核CPU系統的工作方式和體系結構進行了初步研究。 首先，文章研究了8位微程序控制CPU的開發實現。通過設計實驗CPU的系統邏輯圖，來確定該CPU的指令系統，并給出指令的執行流程以及指令編碼?！皩嶒濩PU”采用的是微程序控制器的方式來進行控制，因此進行了微程序控制器的設計，即微指令編碼的設計和微程序編碼的設計。為利用可編程資源實現該“實驗CPU”，需對“實驗CPU”進行VHDL描述。 其次，文章進行了“實驗CPU”綜合下載與開發。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發工具。將“實驗CPU”的VHDL描述進行綜合以及下載，與實驗箱上的ARMCPU構成雙內核CPU，實現了基于可重構技術的雙內核CPU的系統。根據實驗板的具體環境，文章對雙內核CPU系統存在的關鍵問題，如“實驗CPU”的內存讀寫問題、微程序控制器的實現，以及“實驗CPU'’框架等進行了改進，并通過在開發工具中添加控制模塊和驅動程序來實現系統工作方式的控制。 最后，文章對雙核CPU系統進行了功能分析。經分析，該系統中兩個CPU內核均可正常運行指令、執行任務。利用實驗板上的ARMCPU監視用“實驗CPU”的工作情況，如模擬“實驗CPU”的內存，實現機器碼運行，通過串行口發送的指令來完成單步運行、連續運行、停止、“實驗CPU"指令文件傳送、“實驗CPU"內存修改、內存察看等工作，所有結果可顯示在超級終端上。該系統通過利用ARMCPU來監控可重構CPU，研究雙核CPU之間的通信，嘗試新的體系結構。
上傳時間： 2013-04-24
上傳用戶：royzhangsz
在圖像處理及檢測系統中，實時性要求往往影響著系統處理速度的性能。本文在分析研究視頻檢測技術及方法的基礎上，應用嵌入式系統設計和圖像處理技術，以交通信息視頻檢測系統為研究背景，展開了基于FPGA視頻圖像檢測技術的研究與應用，通過系統仿真驗證了基于FPGA架構的圖像并行處理和檢測系統具有較高的實時處理能力，能夠準確并穩定地檢測出運動目標的信息?？梢奆PGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內容有： 1．分析研究了視頻圖像檢測技術，針對傳統基于PC構架和DSP處理器的視頻檢測系統的弊端，并從可靠性、穩定性、實時性和開發成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數據處理系統的設計方案。 2．應用模塊化的硬件設計方法，構建了新一代嵌入式視頻檢測系統的硬件平臺。該系統由異步FIFO模塊、圖像空間轉換模塊、SRAM幀存控制模塊、圖像預處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸的問題，并為以后系統功能的擴展奠定了良好的基礎。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優缺點的基礎上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實現結構圖，應用VHDL硬件描述語言編程、實現，仿真結果表明，快速中值濾波算法的處理速度較傳統算法提高了50％，更有效地降低了系統資源占用率和提高了系統運算速度，增強了檢測系統的實時性能。 4．研究了基于視頻的交通車流量檢測算法，重點討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進行了直方圖均衡處理，提高圖像檢測精度。并結合嵌入式系統處理技術，在FPGA系統上研究設計了這些算法的硬件實現結構，用VHDL語言實現，并對各個模塊及相應算法做出了功能仿真和性能分析。 5．系統仿真與驗證是整個FPGA設計流程中最重要的步驟，針對現有仿真工具用手動設置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(TestBench)方法解決系統輸入源仿真問題，用TEXTIO程序包設計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統的仿真結果數據在MATLAB上還原為圖像，方便了系統測試結果的分析與調試。系統測試的結果表明，運動目標的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標。 本文主要研究了基于FPGA片上系統的圖像處理及檢測技術，針對FPGA技術的特點對某些算法提出了改進，并在MATLAB、QuartusⅡ和ModelSim軟件開發平臺上仿真實現，仿真結果達到預期目標。本文的研究對智能化交通監控系統的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：woshiayin
數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現代雷達系統的重要部件?，F代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現有的研究基礎上提出了一種便于工程實現的設計方法，給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統的功耗，提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
本文以“機車車輛輪對動態檢測裝置”為研究背景，以改進提升裝置性能為目標，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標準的基本系統。本文使用硬件描述語言Verilog，以RedLogic的RVDK開發板作為硬件平臺，在開發工具OUARTUS2 6.0和MODELSIM SE 6.1B環境中完成軟核的設計與仿真驗證。 數據采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進行數字化，然后從數據流中提取有效數據，加以適當裁剪，最后將奇偶場圖像數據合并成幀，存儲到存儲器中。數字化及碼流產生的功能由SAA7113芯片完成，由FPGA對SAA7113芯片初始化設置、控制，并對數字化后的數據進行操作。 圖像處理算法部分考慮到實時性與算法復雜度等因素，從裝置的圖像處理流程中有選擇性地實現了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據JPEG標準基本系統順序編碼模式，在FPGA上實現了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數DPCM(Differential Pulse Code Modulation)編碼、交流系數RLC(Run Length code)編碼、霍夫曼編碼等主要步驟，最后用實際的圖像數據塊對系統進行了驗證。
上傳時間： 2013-04-24
上傳用戶：qazwsc
隨著信息技術和計算機技術的飛速發展，數字信號處理已經逐漸發展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術，己經在通信、航空航天、遙感遙測、生物醫學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發展具有深遠意義。另外，現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統的設計方法，加速了系統的設計進程，為圖像壓縮系統的實現提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺，對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
上傳時間： 2013-04-24
上傳用戶：stampede
圖像增強技術是數字圖像處理領域中的一項重要內容，隨著數字圖像處理應用領域的不斷擴大，快速、實時圖像處理技術成為研究的熱點。超大規模集成電路技術的飛速發展為數字圖像實時處理技術提供了硬件基礎，尤其是FPGA(Field Programmable Gate Array，現場可編程門陣列)憑借其高速并行、可重配置的架構和基于查找表的獨特結構等優點使得在數字信號處理領域的應用持續上升。國內外，越來越多的實時圖像處理應用逐漸轉向FPGA平臺。 本文基于FPGA的圖像增強技術研究主要是針對空間域方法，這種方法是指在空間域內直接對像素灰度值進行運算處理，算法簡單并且存在并行性，非常適合于用硬件實現。FPGA可以靈活地實現并行、實時處理圖像數據，正是利用這一特點，本文提出了一種基于FPGA的圖像增強處理系統設計。該系統采用SOPC技術，完成圖像增強處理。文中給出了系統設計思路，并分析了該系統的結構及功能實現，說明了系統實現過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設計方法構造圖像增強處理功能模塊，利用硬件描述語言vHDL對圖像增強模塊進行電路描述，并進行設計優化、仿真，在生成系統配置文件后加載到FPGA上進行板級調試。完成了基于FPGA的圖像增強算法模塊的設計，重點設計實現了點運算增強處理模塊、中值濾波器模塊，并對中值濾波器進行了改進設計實現，采用FPGA完成了對圖像增強算法的硬件加速。
上傳時間： 2013-06-16
上傳用戶：songrui
無人機大氣數據的采集和處理在無人機中占有很重要的位置和作用，它是保障飛機安全飛行以及保證地面控制和操縱人員正確引導飛機、順利完成飛行任務的關鍵所在。在目前廣泛應用的無人機大氣數據測量系統中，多數采用單片機作為大氣數據處理計算機，但是單片機在高速數據采集和處理方面卻存在著抗干擾性差、速度慢等缺點，使測量系統的穩定性和實時性受到了很大的影響。 本文采用FPGA(Field Programmable Gate Array，現場可編程門陣列)芯片作為大氣數據處理器，以大氣數據中的氣壓高度為例，介紹了一種基于FPGA技術的無人機氣壓高度測量系統。由于該測量系統中的FPGA數據處理器具有可靠性高、速度快、邏輯功能強等特點，有效地解決了單片機在高速無人機大氣數據測量系統中處理速度較慢、實時性較差的問題。 論文首先介紹了FPGA的基本結構、工作原理、開發設計流程和FPGA編程所采用的VHDL硬件描述語言，還介紹了數字式大氣數據測量系統的基本組成和工作原理，并且詳細闡述了氣壓高度測量的原理和方法；然后提出了基于FPGA的無人機氣壓高度測量系統的整體設計，并對該測量系統各組成部分的硬件電路進行詳細的分析和設計；隨后論文又介紹了氣壓高度測量系統中FPGA的相關軟件設計，并就FPGA內部所設計的各功能模塊的作用、模塊內部結構和工作流程進行詳細的論述；最后使用Modelsim和QuartusII仿真軟件對程序進行功能和時序的仿真，以驗證FPGA內部各功能模塊和FPGA總體設計的正確性，并在所有仿真通過后將程序產生的配置文件下載到FPGA芯片中，在制作和安裝測量系統的電路板后對整個測量系統進行實際的測試，將測試結果與理論值比較并分析測量系統的誤差來源。 根據系統測試的結果，本文驗證了以FPGA芯片為核心的無人機氣壓高度測量系統的可行性，并對該測量系統提出了今后的進一步改進和完善的思路。
上傳時間： 2013-04-24
上傳用戶：cx111111
隨著各種非線性電力電子設備的大量應用，電網中的諧波污染日益嚴重。為了保證電力系統的安全經濟運行，保證電氣設備和用電人員的安全，治理電磁環境污染、維護綠色環境，研究實時、準確的電力諧波分析系統，對電網中的諧波進行實時檢測、分析和監控，都具有重要的理論和工程實際意義。 目前實際應用的電力諧波分析系統大多是以單片機為核心組成。單片機運行速度慢，實時性較差，不能滿足實際應用中對系統實時性越來越高的要求。另外，單片機的地址線和數據線位數較少，這使得由單片機構成的電力諧波分析系統外圍電路龐大，系統的可靠性和可維護性上都大打折扣。 本文首先研究了電力諧波的產生，危害及國內外研究現狀，對電力諧波檢測中常用的各種算法進行分析和比較；然后介紹了FPGA芯片的特性和SOPC系統的特點，并分析比較了傳統測量諧波裝置和基于FPGA的新型諧波測量儀器的特性。綜述了可編程元器件的發展過程、主要工藝發展及目前的應用情況。 然后，對整個諧波處理器系統的框架及結構進行描述，包括系統的功能結構分配，外圍硬件電路的結構及軟件設計流程。其后，針對系統外圍硬件電路、FFTIP核設計和SOPC系統的組建，進行詳細的分析與設計。系統采用NiosⅡ處理器核和FFT運算協處理器相結合的結構。FFT運算用專門的FFT運算協處理器核完成，使得系統克服的單片機系統實時性差和速度慢的缺點。FFTIP核采用現在ASIC領域的一種主流硬件描述語言VHDL進行編寫，采用順序的處理結構和IEEE浮點標準運算，具有系統簡單、占用硬件資源少和高運算精度的優點。諧波分析儀系統組建采用SOPC系統。SOPC系統具有可對硬件剪裁和添加的特點，使得系統的更簡單，應用面更廣，專用性更強的優點。最后，給出了對系統中各模塊進行仿真及系統生成的結果。
上傳時間： 2013-04-24
上傳用戶：cy_ewhat
