国产欧美日韩亚洲一区二区三区,激情成人在线视频,欧美特大特白屁股xxxx

加熱

本文是以數(shù)位訊號處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開發(fā)

本文是以數(shù)位訊號處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開發(fā)，而其主要分為硬體電路與軟體程式兩部分來完成。而就硬體電路來看分為量測電路模組、DSP周邊電路及RS232通訊模組、輸出模組三個部分，其中在輸出上可分為電流輸出、電壓輸出以及binary command給加熱驅(qū)動裝置, RS232 除了可以與PC聯(lián)絡(luò)外也可以與具有CPU的熱能驅(qū)動器做命令傳輸。在計畫中分析現(xiàn)有工業(yè)用加熱驅(qū)動裝置和溫度曲線的關(guān)係，並瞭解其控制情況。軟體方面即是溫控器之中央處理器程式，亦即DSP控制程式，其中包括控制理論、感測器線性轉(zhuǎn)換程式、I/O介面及通訊協(xié)定相關(guān)程式。在控制法則上，提出一個新的加熱體描述模型，然後以前饋控制為主並輔以PID控制，得到不錯的控制結(jié)果。

標簽： Processor Digital Singal DSP

上傳時間： 2013-12-24

上傳用戶：zjf3110
Protel加漢字軟件

Protel加漢字軟件

標簽： Protel 漢字軟件

上傳時間： 2013-04-15

上傳用戶：eeworm
elecfans.com Protel加漢字軟件

elecfans.com Protel加漢字軟件

標簽： elecfans Protel com 漢字

上傳時間： 2013-05-24

上傳用戶：eeworm
SATA2.0硬盤加解密接口芯片數(shù)據(jù)通路的設(shè)計與FPGA實現(xiàn).rar

SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2．0是SATA的第二代標準，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復(fù)用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù)，所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進行設(shè)計和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計具有重要的使用價值和研究價值。本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對系統(tǒng)設(shè)計中各個層次中涉及的關(guān)鍵問題進行了闡述。其次，本論文對ATA協(xié)議和命令進行了詳細的解釋和分析，并針對設(shè)計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統(tǒng)設(shè)計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計中的難點問題并給出解決問題的方法。然后，對系統(tǒng)數(shù)據(jù)通路的各個模塊的設(shè)計和實現(xiàn)進行詳盡的闡述，并給出各個模塊的驗證結(jié)果。最后，本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題，并分析測試結(jié)果。本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經(jīng)達到項目性能指標要求。本論文在SATA加解密控制芯片設(shè)計與實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。

標簽： SATA FPGA 2.0

上傳時間： 2013-04-24

上傳用戶：JIUSHICHEN
基于FPGA的通用加擾算法（CSA）的設(shè)計和實現(xiàn).rar

隨著數(shù)字視頻廣播的發(fā)展，觀眾將會面對越來越多綜合或?qū)ｉT頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用，而另一方面，調(diào)查也顯示用戶是愿意預(yù)付一定費用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務(wù)實施接入控制，決定一個數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。首先本文簡要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構(gòu)建，硬件實現(xiàn)等。然后對以上各個部分做詳細的闡述。同時為了指導(dǎo)FPGA設(shè)計，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計的基本原則、設(shè)計的基本技巧、設(shè)計的基本流程；最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。

標簽： FPGA CSA 算法

上傳時間： 2013-06-22

上傳用戶：chongchong2016
AES加、解密算法的FPGA優(yōu)化設(shè)計

2000年10月2日，美國國家標準與技術(shù)研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點，會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計進行了研究。主要內(nèi)容為： 1．確定了實現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設(shè)計分別予以詳細分析，結(jié)合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴展運算。同時，考慮到應(yīng)用環(huán)境的不同，本設(shè)計支持數(shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計； 3．利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結(jié)果，給出了各個模塊和整個設(shè)計的仿真測試結(jié)果； 4．和其他類似的設(shè)計做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計在保證了速度的基礎(chǔ)上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。

標簽： FPGA AES 解密算法

上傳時間： 2013-05-25

上傳用戶：wcl168881111111
Multisim11.0加破解及漢化補丁

Multisim11.0加破解及漢化補丁

標簽： Multisim 11.0 破解漢化

上傳時間： 2013-04-24

上傳用戶：franktu
加AGC的MIC放大電路

加AGC的MIC放大電路，可用于對講系統(tǒng)的前置放大和其它放面的話筒音頻放大。。這個文件是用PADS畫的。

標簽： AGC MIC 放大電路

上傳時間： 2013-07-18

上傳用戶：candice613
全加器verilog程序

四位全加器verilog源碼，簡單實用！歡迎下載

標簽： verilog 全加器程序

上傳時間： 2013-05-16

上傳用戶：a6697238
32位單精度浮點加法器

32位單精度浮點加法器。進行用加法運算，仿真輸出

標簽： 精度浮點加法器

上傳時間： 2013-04-24

上傳用戶：x4587

<li id="qqasi"></li>