隨著數字視頻廣播的發(fā)展,觀眾將會面對越來越多綜合或專門頻道的選擇,欣賞到更高品質,更多服務的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權購買,制作而承受更高的成本,單純的廣告收入已經不夠。要求對用戶收取一定的收視費用,而另一方面,調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務實施接入控制,決定一個數字接受設備能否將特定的廣播節(jié)目展現給最終用戶的系統(tǒng)。CA技術要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益,確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數字電視領域中,CA系統(tǒng)無疑將成為發(fā)展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng),在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是:通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫,即現場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。可以說,FPGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成,FPGA的結構和原理,優(yōu)勢。然后介紹了利用FPGA來實現CA系統(tǒng)主要組成部分即加擾的原理和步驟,分析算法,劃分邏輯結構,軟件仿真,劃分硬件模塊,硬件性能分析,驗證平臺構建,硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計,給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程; 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結果。
上傳時間: 2013-06-22
上傳用戶:chongchong2016
2000年10月2日,美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準,并于2002年5月26日正式生效,AES算法將在今后很長一段時間內,在信息安全中扮演重要角色。因此,對AES算法實現的研究就成為了國內外的熱點,會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片FPGA中的優(yōu)化實現問題,在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上,對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設計進行了研究。主要內容為: 1.確定了實現方案以及關鍵技術,在比較了常用的結構后,采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構,并給出了總體的設計框圖。由于流水線結構不適用于反饋模式,為了達到較高的運算速度,該系統(tǒng)使用的是電碼本模式(ECB)的工作方式; 2.對各個子模塊的設計分別予以詳細分析,結合算法本身和FPGA的特點,采用查表法優(yōu)化處理了字節(jié)代換運算,列混合運算和密鑰擴展運算。同時,考慮到應用環(huán)境的不同,本設計支持數據分組為128比特,密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統(tǒng)的優(yōu)化設計; 3.利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作,在 MODELSIM中進行仿真并給出仿真結果,給出了各個模塊和整個設計的仿真測試結果; 4.和其他類似的設計做了橫向對比,得出結論:本設計在保證了速度的基礎上實現了資源和速度的均衡,在性能上具有較大的優(yōu)勢。
上傳時間: 2013-05-25
上傳用戶:wcl168881111111
數字語音通信是當前信息產業(yè)中發(fā)展最快、普及面最廣的業(yè)務。語音信號壓縮編碼是數字語音信號處理的一個方面,它和通信領域聯系最為密切。在現有的語音編碼中,美國聯邦標準混合激勵線性預測(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的碼率下取得了較好的語音質量,具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優(yōu)勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構成的DSP系統(tǒng)非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發(fā)展狀況以及低速率語音編碼研究的意義,接著在對MELP算法進行深入分析的基礎上,提出了利用DSP Builder在Matlab中建模的思路及實現過程,最后本文把重點放在MELP聲碼器的編解碼器設計上,利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環(huán)境下運用SignalCompiler對編解碼系統(tǒng)進行功能仿真,為了便于仿真,系統(tǒng)中沒有設計的模塊在Simulink中用數學模型代替,仿真結果表明,合成語音信號與原始信號很好的擬合,系統(tǒng)編解碼后語音質量基本良好。
上傳時間: 2013-06-02
上傳用戶:lili1990
Multisim11.0加破解及漢化補丁
上傳時間: 2013-04-24
上傳用戶:franktu
加AGC的MIC放大電路,可用于對講系統(tǒng)的前置放大和其它放面的話筒音頻放大。。這個文件是用PADS畫的。
上傳時間: 2013-07-18
上傳用戶:candice613
四位全加器verilog源碼,簡單實用!歡迎下載
上傳時間: 2013-05-16
上傳用戶:a6697238
32位單精度浮點加法器。進行用加法運算,仿真輸出
上傳時間: 2013-04-24
上傳用戶:x4587
ARM加載FPGA.實現ARM和FPGA之間的正確通信
上傳時間: 2013-08-05
上傳用戶:ardager
ARM加載FPGA.實現ARM和FPGA之間的正確通信
上傳時間: 2013-08-06
上傳用戶:Late_Li
ARM加載FPGA.實現ARM和FPGA之間的正確通信
上傳時間: 2013-08-06
上傳用戶:Late_Li