VHDL實現循環碼編碼，設計了三個單元。switch是一個開關，shifter是移位寄存器，encoder是主體。
上傳時間： 2015-11-25
上傳用戶：sosho
偽隨機碼越來越受到人們的重視, 被廣泛應用于導彈、衛星、飛船軌道測量和跟蹤、雷達、導航、移 動通信、保密通信和通信系統性能的測量以及數字信息處理系統中。m 序列是偽隨機碼中, 帶線性反饋 移位寄存器的周期最長的一種基本序列。本文首先分析m 序列的基本原理、結構、性質, 然后實現了13 位m 序列的硬件電路設計和MATLAB、FPGA 及SystemView 軟件仿真等, 最后分析測試結果并提出設 計想法。
標簽： 序列
上傳時間： 2016-06-16
上傳用戶：niuchicao
51單片機控制74LS595級聯電路仿真，單片機程序使能595，并發送穿行數據，通過595轉換為并行數據。對學習51單片機、595移位寄存器很方便。
上傳時間： 2021-04-23
上傳用戶：quanjj
VHDL語言100例 VHDL學習資料VHDL 編程要點VHDL編程心得體會:100vhdl例子VHDL 編程要注意問題.docVHDL——按鍵消抖.docVHDL電路簡化.docVHDL編程心得體會.pdfvhd開發的官方手冊.pdf第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數據類型第10例 函數第11例 七值邏輯線或分辨函數第12例 轉換函數第13例 左移函數第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環邊界常數化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數第25例 信號驅動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數屬性的測試第29例 進程和并發語句第30例 信號發送與接收第31例 中斷處理優先機制建模第32例 過程限定第33例 整數比較器及其測試第34例 數據總線的讀寫第35例 基于總線的數據通道第36例 基于多路器的數據通道第37例 四值邏輯函數第38例 四值邏輯向量按位或運算第39例 生成語句描述規則結構第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結構的混合描述第43例 四位移位寄存器第44例 寄存／計數器第45例 順序過程調用第46例 VHDL中generic缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅動優先第52例 多倍（次）分頻器第53例 三位計數器與測試平臺第54例 分秒計數顯示器的行為描述6第55例 地址計數器第56例 指令預讀計數器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結構描述第59例 2－4譯碼器行為描述第60例 轉換函數在元件例示中的應用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數的計算第63例 最大公約數七段顯示器編碼第64例 交通燈控制器第65例 空調系統有限狀態自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統的控制第69例 鬧鐘系統的譯碼第70例 鬧鐘系統的移位寄存器第71例 鬧鐘系統的鬧鐘寄存器和時間計數器第72例 鬧鐘系統的顯示驅動器第73例 鬧鐘系統的分頻器第74例 鬧鐘系統的整體組裝第75例 存儲器第76例 電機轉速控制器第77例 神經元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數器／寄存器第85例ccAm2910四位微程序控制器的指令計數器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數器第89例 四位超前進位加法器第90例 實現窗口搜索算法的并行系統（1）——協同處理器第91例 實現窗口搜索算法的并行系統（2）——序列存儲器第92例 實現窗口搜索算法的并行系統（3）——字符串存儲器第93例 實現窗口搜索算法的并行系統（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
標簽： vhdl
上傳時間： 2021-10-21
上傳用戶：ttalli
文章針對800×600象素的 TFT LCD，介紹了LCD顯示原理、TFT元件特性、TFT-LCD的結構及驅動原理，重點進行了 TFT-LCD周邊驅動電路設計，包括柵（行）驅動電路和源〔列）驅動電路。柵驅動芯片，內部主要包括邏輯控制電路、雙向移位寄存器、電平位移電路和4-Level輸出電路。本文設計了一種多模式工作的柵驅動電路，其中控制電路包含左右移位控制、輸入輸出控制、分段清零、工作模式選擇，且相互之間必須進行互相配合?？筛鶕脠龊系牟煌?，而選擇不同的工作模式。列驅動芯片，首先分析其工作原理，并對內部兩個關鍵電路進行設計：并行輸入串行輸出電路和用于實現λ校正的DA變換電路。并采用兩種方式實現了DA轉換，一種是利用高低電壓組合；另一種是采用高低位譯碼電路來實現。在此基礎上，為了能夠降低列驅動芯片的功耗，對列驅動芯片的結構進行了改進，并對改進后的緩沖電路進行了設計，采用 Hspice對芯片內部的模塊電路進行仿真，仿真結果表明，所設計的驅動芯片基本能夠滿足所需的要求，并對柵驅動電路進行版圖設計關鍵詞：TFT LCD電平位移柵驅動列驅動科學技術的發展日新月異，顯示技術也在發生一場革命，隨著顯示技術的突破及市場需求的急劇增長，使得以液晶顯示（LCD）為代表的平板顯示（FPD）技術迅速崛起。目前競爭最激烈的平板顯示器有四個品種：場致發射平板顯示器（FED）、等離子體平板顯示器（PDP）、薄膜晶體管液晶平板顯示器（TFT-ICD）和有機電致發光顯示器（OLED）。而由于 TFT-LCD在亮度、對比度、功耗、壽命、體積和重量等方面的優勢，從而得到廣泛的關注和應用
上傳時間： 2022-04-22
上傳用戶：
VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數據類型第10例 函數第11例 七值邏輯線或分辨函數第12例 轉換函數第13例 左移函數第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環邊界常數化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數第25例 信號驅動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數屬性的測試第29例 進程和并發語句第30例 信號發送與接收第31例 中斷處理優先機制建模第32例 過程限定第33例 整數比較器及其測試第34例 數據總線的讀寫第35例 基于總線的數據通道第36例 基于多路器的數據通道第37例 四值邏輯函數第38例 四值邏輯向量按位或運算第39例 生成語句描述規則結構第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結構的混合描述第43例 四位移位寄存器第44例 寄存／計數器第45例 順序過程調用第46例 VHDL中generic缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅動優先第52例 多倍（次）分頻器第53例 三位計數器與測試平臺第54例 分秒計數顯示器的行為描述6第55例 地址計數器第56例 指令預讀計數器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結構描述第59例 2－4譯碼器行為描述第60例 轉換函數在元件例示中的應用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數的計算第63例 最大公約數七段顯示器編碼第64例 交通燈控制器第65例 空調系統有限狀態自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統的控制第69例 鬧鐘系統的譯碼第70例 鬧鐘系統的移位寄存器第71例 鬧鐘系統的鬧鐘寄存器和時間計數器第72例 鬧鐘系統的顯示驅動器第73例 鬧鐘系統的分頻器第74例 鬧鐘系統的整體組裝第75例 存儲器第76例 電機轉速控制器第77例 神經元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數器／寄存器第85例ccAm2910四位微程序控制器的指令計數器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數器第89例 四位超前進位加法器第90例 實現窗口搜索算法的并行系統（1）——協同處理器第91例 實現窗口搜索算法的并行系統（2）——序列存儲器第92例 實現窗口搜索算法的并行系統（3）——字符串存儲器第93例 實現窗口搜索算法的并行系統（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
FLASH實驗-SPI學習目標：1、學會STM32硬件SPI2、學會對EN25Q64進行讀寫操作10.1 EN25Q64簡介EN25Q64是華邦公司推出的大容量SPI FLASH產品，EN25Q64的容量為64M比特，也就是說有8M字節.EN25Q64將8M的容量分為128個塊（Block），每個塊大小為64K字節，每個塊又分為16個扇區（Sector），每個扇區4K個字節.EN25Q64的最少擦除單位為一個扇區，也就是每次必除4K個字節。EN25Q64支持標準的SPI，還支持雙輸出/四輸出的SPI，最大SPI時鐘可以到80Mhz（雙輸出時相當于160Mhz，四輸出時相當于320M），更多的EN25Q64的介紹，請參考EN25Q64的DAIASHEET.10.2 SPI簡介從上面的簡介我們知道，EN25Q64是使用SPI來通信的。那什么是SPI呢？SPI是英語Serial Peripheral interface的縮寫，顧名思義就是串行外圍設備接口，SPI接口主要用四根線進行通信：1，MISO：主設備數據輸入，從設備數據輸出。2，MOSI：主設備數據輸出，從設備數據輸入。3，SCLK：時鐘信號，由主設備產生。4.CS：從設備片選信號，由主設備控制。而通常意義上，SPI的通信只用三根線就可以了，一根時鐘線、一根輸出、根輸入。為了更好理解SPI的傳輸原理，我們來看一下SPI的內部結構：從圖上可以有知道，SPI數據的傳輸過程其實是通過一個移位寄存器來完成的，主機將自己的移位寄存器的數據移出，同時從機的移位寄存器數據移入，同時將自己的數據移出。簡單的來理解，就像將兩個寄存器貼在一起，然后進行循環左移或者循環右移（SPI的傳輸可以選擇先發送高位還是先發送低位。），直到兩個寄存器的數據交換為止。而時鐘信號SCLK就是控制傳輸速率的。STM32內部是給我們提供了一個SPI的外設的，那么我們就可以使用單片機的內部的SPI來控制EN25Q64了
上傳時間： 2022-06-18
上傳用戶：
計算機基本知識、SPI總線說明串行外圍設備接口SPI（serial peripheral interface）總線技術是Motorola公司推出的一種同步串行接口，Motorola公司生產的絕大多數MCU（微控制器）都配有SPI硬件接口，如68系列MCU，SPI用于CPU與各種外圍器件進行全雙工、同步串行通訊。SPI可以同時發出和接收串行數據。它只需四條線就可以完成MCU與各種外圍器件的通訊，這四條線是：串行時鐘線（CSK）、主機輸入/從機輸出數據線（MISO）主機輸出/從機輸入數據線（MOSD）、低電平有效從機選擇線es。這些外圍器件可以是簡單的TTL移位寄存器，復雜的LCD顯示驅動器，A/D.D/A轉換子系統或其他的MCU，當SPI工作時，在移位寄存器中的數據逐位從輸出引腳（MOSI）輸出（高位在前），同時從輸入引腳（MISO）接收的數據逐位移到移位寄存器（高位在前），發送一個字節后，從另一個外圍器件接收的字節數據進入移位寄存器中。主SPI的時鐘信號（SCK）使傳輸同步，其典型系統框圖如下圖所示。
上傳時間： 2022-06-19
上傳用戶：
SPI總線協議及SPI時序圖詳解SP1是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳，同時為PCB的布局上節省空間，提供方便，正是出于這種簡單易用的特性，現在越來越多的芯片集成了這種通信協議。SP1是一個環形總線結構，由ss（cs）、sck，sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。上升沿發送、下降沿接收、高位先發送上升沿到來的時候，sdo上的電平將被發送到從設備的寄存器中，下降沿到來的時候，sdi上的電平將被接收到主設備的寄存器中，假設主機和從機初始化就緒：并且主機的sbuff-Oxaa（10101010），從機的sbuff-0x55（01010101），下面將分步對spi的8個時鐘周期的數據情況演示一遍（假設上升沿發送數據）。
上傳時間： 2022-06-23
上傳用戶：fliang
1引言隨著CCD技術的飛速發展，傳統的時序發生器實現方法如單片機D口驅動法，EPROM動法，直接數字驅動法等，存在著調試困難、靈活性較差、驅動時鐘頻率低等缺點，已不能很好地滿足CCD應用向高速化，小型化，智能化發展的需要。而可編程邏輯器件CPLD具有了集成度高、速度快、可靠性好及硬件電路易于編程實現等特點，可滿足這些需要，而且其與VHDL語言的結合可以更好地解決上述問題，非常適合CCD驅動電路的設計。再加上可編程邏輯器件可以通過軟件編程對其硬件的結構和工作方式進行重構，從而使得硬件的設計可以如同軟件設計那樣方便快捷，本文以東芝公司TCD1702C為例，闡述了利用CPLD技術，在分析其驅動時序關系的基礎上，使用VHDL語言實現了CCD驅動的原理和方法。2線陣的工作原理及驅動時序分析TCD1702C為THOSHBA公司生產的一種有效像元數為7500的雙溝道二相線陣CCD，其像敏單元尺寸為7um×7um×7um長寬高。中心距亦為7um.最佳工作頻率IMHzTCD1702C的原理結構如圖1所示。它包括：由存儲電極光敏區和電荷轉移電極轉移柵組成的攝像機構，兩個CCD移位寄存器，輸出機構和補償機構四個部分，如圖1所示，
上傳時間： 2022-06-23
上傳用戶：
