本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
上傳時間： 2013-04-24
上傳用戶：liansi
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。
上傳時間： 2013-06-13
上傳用戶：wengtianzhu
51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。
上傳時間： 2013-05-24
上傳用戶：Aidane
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
本書針對Atmel公司的AVR系列單片機和ImageCraft公司的ICC AVR開發環境，詳細地介紹了AT90LS8535的C語言程序設計。全書共有13章，其內容既涉及到了單片機的結構原理、指令系統、內容資源和外部功能擴展，又包含了單片機的編程工具——ICC AVR C編程器的數據類型、控制流、函數和指針等。本書的特點是：深入淺出，從最基本的概念開始，循序漸進地講解單片機的應用開發；列舉了大量實例，使讀者能從實際應用中掌握單片機的開發與應用技術。本書適合作為從事單片機開發人員的參考用書。書中先后講解了C語言基礎、AVR單片機基礎，并舉了一些簡單的實例。本書非常適合初學者。 【目錄信息】 第1章 單片機系統概述 1. 1 AVR系列單片機的特點 1. 2 AT90系列單片機簡介 第2章 AT90LS8535單片機的基礎知識 2. 1 AT90LS8535單片機的總體結構 2. 1. 1 AT90LS8535單片機的中央處理器 2. 1. 2 AT90LS8535單片機的存儲器組織 2. 1. 3 AT90LS8535單片機的I／O接口 2. 1. 4 AT90LS8535單片機的內部資源 2. 1. 5 AT90LS8535單片機的時鐘電路 2. 1. 6 AT90LS8535單片機的系統復位 2. 1. 7 AT90LS8535單片機的節電方式 2. 1. 8 AT90LS8535單片機的芯片引腳 2. 2 AT90LS8535單片機的指令系統 2. 2. 1 匯編指令格式 2. 2. 2 尋址方式 2. 2. 3 偽指令 2. 2. 4 指令類型及數據操作方式 2. 3 應用程序設計 2. 3. 1 程序設計方法 2. 3. 2 應用程序舉例 第3章 AT90LS8535單片機的C編程 3. 1 支持高級語言編程的AVR系列單片機 3. 2 AVR的C編譯器 3. 3 ICCAVR介紹 3. 3. 1 安裝ICCAVR 3. 3. 2 設置ICCAVR 3. 4 用ICCAVR編寫應用程序 3. 5 下載程序文件 第4章 數據類型. 運算符和表達式 4. 1 ICCAVR支持的數據類型 4. 2 常量與變量 4. 2. 1 常量 4. 2. 2 變量 4. 3 AT90LS8535的存儲空間 4. 4 算術和賦值運算 4. 4. 1 算術運算符和算術表達式 4. 4. 2 賦值運算符和賦值表達式 4. 5 邏輯運算 4. 6 關系運算 4. 7 位操作 4. 7. 1 位邏輯運算 4. 7. 2 移位運算 4. 8 逗號運算 第5章 控制流 5. 1 C語言的結構化程序設計 5. 1. 1 順序結構 5. 1. 2 選擇結構 5. 1. 3 循環結構 5. 2 選擇語句 5. 2. 1 if語句 5. 2. 2 switch分支 5. 2. 3 選擇語句的嵌套 5. 3 循環語句 5. 3. 1 while語句 5. 3. 2 do…while語句 5. 3. 3 for語句 5. 3. 4 循環語句嵌套 5. 3. 5 break語句和continue語句 第6章 函數 6. 1 函數的定義 6. 1. 1 函數的定義的一般形式 6. 1. 2 函數的參數 6. 1. 3 函數的值 6. 2 函數的調用 6. 2. 1 函數的一般調用 6. 2. 2 函數的遞歸調用 6. 2. 3 函數的嵌套調用 6. 3 變量的類型及其存儲方式 6. 3. 1 局部變量 6. 3. 2 局部變量的存儲方式 6. 3. 3 全局變量 6. 3. 4 全局變量的存儲方式 6. 4 內部函數和外部函數 6. 4. 1 內部函數 6. 4. 2 外部函數 第7章 指針 7. 1 指針和指針變量 7. 2 指針變量的定義和引用 7. 2. 1 指針變量的定義 7. 2. 2 指針變量的引用 7. 2. 3 指針變量作為函數參數 7. 3 數組與指針 7. 3. 1 指向數組元素的指針變量 7. 3. 2 數組元素的引用 通過指針 7. 3. 3 數組名作為函數參數 7. 3. 4 指向多維數組的元素的指針變量 7. 4 字符串與指針 7. 4. 1 字符串的表示形式 7. 4. 2 字符串指針變量與字符數組的區別 7. 5 函數與指針 7. 5. 1 函數指針變量 7. 5. 2 指針型函數 7. 6 指向指針的指針 7. 7 有關指針數據類型和運算小結 7. 7. 1 有關指針的數據類型的小結 7. 7. 2 指針運算的小結 第8章 結構體和共用體 8. 1 結構體的定義和引用 8. 1. 1 結構體類型變量的定義 8. 1. 2 結構體類型變量的引用 8. 2 結構類型的說明 8. 3 結構體變量的初始化和賦值 8. 3. 1 結構體變量的初始化 8. 3. 2 結構體變量的賦值 8. 4 結構體數組 8. 4. 1 結構體數組的定義 8. 4. 2 結構體數組的初始化 8. 5 指向結構體類型變量的指針 8. 5. 1 指向結構體變量的指針 8. 5. 2 指向結構體數組的指針 8. 5. 3 指向結構體變量的指針做函數參數 8. 6 共用體 8. 6. 1 共用體的定義 8. 6. 2 共用體變量的引用 第9章 A190LS8535的內部資源 9. 1 I／O 口 9. 1. 1 端口A 9. 1. 2 端口B 9. 1. 3 端口C 9. 1. 4 端口D 9. 1. 5 I／O口的編程 9. 2 中斷 9. 2. 1 單片機的中斷功能 9. 2. 2 AT90LS8535單片機的中斷系統 9. 2. 3 1CCAVRC編譯器的中斷操作 9. 2. 4 中斷的編程 9. 3 串行數據通信 9. 3. 1 數據通信基礎 9. 3. 2 AT90LS8535的同步串行接口 9. 3. 3 AT90LS8535的異步串行接口 9. 4 定時／計數器 9. 4. 1 定時／計數器的分頻器 9. 4. 2 8位定時／計數器0 9. 4. 3 16位定時／計數器1 9. 4. 4 8位定時／計數器2 9. 5 EEPROM 9. 5. 1 與EEPROM有關的寄存器 9. 5. 2 EEPROM讀／寫操作 9. 5. 3 EEPROM的應用舉例 9. 6 模擬量輸入接口 9. 6. 1 模數轉換器的結構 9. 6. 2 ADC的使用 9. 6. 3 與模數轉換器有關的寄存器 9. 6. 4 ADC的噪聲消除 9. 6. 5 ADC的應用舉例 9. 7 模擬比較器 9. 7. 1 模擬比較器的結構 9. 7. 2 與模擬比較器有關的寄存器 9. 7. 3 模擬比較器的應用舉例 第10章 AT90LS8535的人機接口編程 10. 1 鍵盤接口 10. 1. 1 非矩陣式鍵盤 10. 1. 2 矩陣式鍵盤 10. 2 LED顯示輸出 10. 2. 1 LED的靜態顯示 10. 2. 2 LED的動態掃描顯示 10. 2. 3 動態掃描顯示專用芯片MC14489 10. 3 LCD顯示輸出 10. 3. 1 字符型LCD 10. 3. 2 點陣型LCD 10. 4 ISD2500系列語音芯片的編程 10. 4. 1 ISD2500的片內結構和引腳 10. 4. 2 ISD2500的操作 10. 4. 3 ISD2500和單片機的接口及編程 10. 5 TP-uP微型打印機 10. 5. 1 TP-uP打印機的接口和邏輯時序 10. 5. 2 P-uP打印機的打印命令和字符代碼 10. 5. 3 AT90LS8535與TP-uP系列打印機的接口及編程 10. 6 IC卡 10. 6. 1 IC卡讀寫裝置 10. 6. 2 IC卡軟件 第11章 AT90LS8535的外圍擴展 11. 1 簡單I/O擴展芯片 11. 1. 1 用74LS377擴展數據輸出接口 11. 1. 2 數據輸入接口 11. 2 模擬量輸出 11. 2. 1 D／A轉換器簡介 11. 2. 2 8位數模轉換器DAC0832 11. 2. 3 8位數模轉換器與單片機的接口及編程 11. 2. 4 12位數模轉換器DACl230 11. 2. 5 12位數模轉換器與單片機的接口及編程 11. 3 可編程I/O擴展芯片8255A 11. 3. 1 8255A的引腳和內部結構 11. 3. 2 8255A的工作方式 11. 3. 3 8255A的控制字 11. 3. 4 AT90LS8535和8255A的接口 11. 4 帶片內RAM的I／O擴展芯片8155 11. 4. 1 8155的引腳和內部結構. 11. 4. 2 8155的I／O口工作方式 11. 4. 3 8155的定時／計數器 11. 4. 4 8155的命令和狀態字 11. 4. 5 AT90LS8535與8155的接口及編程 11. 5 定時／計數器芯片8253 11. 5. 1 8253的信號引腳和邏輯結構 11. 5. 2 8253的工作方式 11. 5. 3 8253的控制字 11. 5. 4 AT90LS8535與8253的接口及編程 11. 6 實時時鐘芯片DS1302 11. 6. 1 DS1302的引腳和內部結構 11. 6. 2 DS1302的控制方式 11. 6. 3 AT90LS8535與DS1302的接口與編程 11. 7 數字溫度傳感器DS18B20 11. 7. 1 DSl8B20的引腳和內部結構 11. 7. 2 DS18B20的溫度測量 11. 7. 3 AT90LS8535與DS18B20的接口與編程 第12章 AT90LS8535的通信編程 12. 1 串口通信 12. 1. 1 異步串口UART通信 12. 1. 2 同步串口SPI通信 12. 2 I2C總線 12. 2. 1 I2C總線協議 12. 2. 2 采用AT90LS8535的并行I／O口模擬I2C總線 12. 3 CAN總線 12. 3. 1 CAN總線的特點 12. 3. 2 CAN協議的信息格式 12. 3. 3 CAN控制器SJA1000 12. 3. 4 AT90LS8535與SJA1000的接口及編程 12. 4 AT90LS8535單片機與PC的串行通信 12. 4. 1 基于VC 6. 0的PC串口通信 12. 4. 2 應用實例 第13章 系統設計中的程序處理方法 13. 1 數字濾波處理 13. 1. 1 平滑濾波 13. 1. 2 中值濾波 13. 1. 3 程序判斷濾波 13. 2 非線性處理 13. 2. 1 查表法 13. 2. 2 線性插值法
上傳時間： 2013-11-04
上傳用戶：元宵漢堡包
《AVR單片機原理及應用》詳細介紹了ATMEL公司開發的ATmega8系列高速嵌入式單片機的硬件結構、工作原理、指令系統、接口電路、C編程實例，以及一些特殊功能的應用和設計，對讀者掌握和使用其他ATmega8系列的單片機具有極高的參考價值 AVR單片機原理及應用》具有較強的系統性和實用性，可作為有關工程技術人員和硬件工程師的應用手冊，亦可作為高等院校自動化、計算機、儀器儀表、電子等專業的教學參考書。 目錄 第1章 緒論 1.1 AVR單片機的主要特性 1.2 主流單片機系列產品比較 1.2.1 ATMEL公司的單片機 1.2.2 Mkcochip公司的單片機 1.2.3 Cygnal公司的單片機 第2章 AVR系統結構概況 2.1 AVR單片機ATmega8的總體結構 2.1.1 ATmega8特點 2.1.2 結構框圖 2.1.3 ATmega8單片機封裝與引腳 2.2 中央處理器 2.2.1 算術邏輯單元 2.2.2 指令執行時序 2.2.3 復位和中斷處理 2.3 ATmega8存儲器 2.3.1 Flash程序存儲器 2.3.2 SRAM 2.3.3 E2pROM 2.3.4 I／O寄存器 2.3.5 ATmega8的鎖定位、熔絲位、標識位和校正位 2.4 系統時鐘及其分配 2.4.1 時鐘源 2.4.2 外部晶振 2.4.3 外部低頻石英晶振 2.4.4 外部：RC振蕩器 2.4.5 可校準內部.RC振蕩器 2.4.6 外部時鐘源 2.4.7 異步定時器／計數器振蕩器 2.5 系統電源管理和休眠模式 2.5.1 MCU控制寄存器 2.5.2 空閑模式 2.5.3 ADC降噪模式 2.5.4 掉電模式 2.5.5 省電模式 2.5.6 等待模式 2.5.7 最小功耗 2.6 系統復位 2.6.1 復位源 2.6.2 MCU控制狀態寄存器——MCUCSR 2.6.3 內部參考電壓源 2.7 I／O端口 2.7.1 通用數字I／O端口 2.7.2 數字輸入使能和休眠模式 2.7.3 端口的第二功能 第3章 ATmega8指令系統 3.1 ATmega8匯編指令格式 3.1.1 匯編語言源文件 3.1.2 指令系統中使用的符號 3.1.3 ATmega8指令 3.1.4 匯編器偽指令 3.1.5 表達式 3.1.6 文件“M8def.inc” 3.2 尋址方式和尋址空間 3.3 算術和邏輯指令 3.3.1 加法指令 3.3.2 減法指令 3.3.3 取反碼指令 3.3.4 取補碼指令 3.3.5 比較指令 3.3.6 邏輯與指令 3.3.7 邏輯或指令 3.3.8 邏輯異或 3.3.9 乘法指令 3.4 轉移指令 3.4.1 無條件轉移指令 3.4.2 條件轉移指令 3.4.3 子程序調用和返回指令 3.5 數據傳送指令 3.5.1 直接尋址數據傳送指令 3.5.2 間接尋址數據傳送指令 3.5.3 從程序存儲器中取數裝入寄存器指令 3.5.4 寫程序存儲器指令 3.5.5 I／0端口數據傳送 3.5.6 堆棧操作指令 3.6 位操作和位測試指令 3.6.1 帶進位邏輯操作指令 3.6.2 位變量傳送指令 3.6.3 位變量修改指令 3.7 MCU控制指令 3.8 指令的應用 第4章 中斷系統 4.1 外部向量 4.2 外部中斷 4.3 中斷寄存器 第5章 自編程功能 5.1 引導加載技術 5.2 相關I／O寄存器 5.3 Flash程序存儲器的自編程 5.4 Flash自編程應用 第6章 定時器／計數器 6.1 定時器／計數器預定比例分頻器 6.2 8位定時器／計數器O(T／CO) 6.3 16位定時器／計數器1(T／C1) 6.3.1 T／C1的結構 6.3.2 T／C1的操作模式 6.3.3 T／121的計數時序 6.3.4 T／C1的寄存器 6.4 8位定時器／計數器2(T／C2) 6.4.1 T／C2的組成結構 6.4.2 T／C2的操作模式 6.4.3 T／C2的計數時序 6.4.4 T／02的寄存器 6.4.5 T／C2的異步操作 6.5 看門狗定時器 第7章 AVR單片機通信接口 7.1 AVR單片機串行接口 7.1.1 同步串行接口 7.1.2 通用串行接口 7.2 兩線串行TWT總線接口 7.2.1 TWT模塊概述 7.2.2 TWT寄存器描述 7.2.3 TWT總線的使用 7.2.4 多主機系統和仲裁 第8章 AVR單片機A／D轉換及模擬比較器 8.1 A／D轉換 8.1.1 A／D轉換概述 8.1.2 ADC噪聲抑制器 8.1.3 ADC有關的寄存器 8.2 AvR單片機模擬比較器 第9章 系統擴展技術 9.1 串行接口8位LED顯示驅動器MAX7219 9.1.1 概述 9.1.2 引腳功能及內部結構 9.1.3 操作說明 9.1.4 應用 9.1.5 軟件設計 9.2 AT24C系列兩線串行總線E2PPOM 9.2.1 概述 9.2.2 引腳功能及內部結構 9.2.3 操作說明 9.2.4 軟件設計 9.3 AT93C46——三線串行總線E2PPOM接口芯片 9.3.1 概述 9.3.2 內部結構及引腳功能 9.3.3 操作說明 9.3.4 軟件設計 9.4 串行12位的ADCTL543 9.4.1 概述 9.4.2 內部結構及引腳功能 9.4.3 操作說明 9.4.4 AD620放大器介紹 9.4.5 軟件設計 9.5 串行輸出16位ADCMAXl95 9.5.1 概述 9.5.2 引腳功能及內部結構 9.5.3 操作說明 9.5.4 應用 9.5.5 軟件設計 9.6 串行輸入DACTLC5615 9.6.1 概述 9.6.2 引腳功能及內部結構 9.6.3 操作說明 9.6.4 軟件設計 9.7 串行12位的DACTLC5618 9.7.1 概述 9.7.2 內部結構及引腳功能 9.7.3 操作說明 9.7.4 軟件設計 9.8 串行非易失性靜態RAMX24C44 9.8.1 概述 9.8.2 引腳功能及內部結構 9.8.3 操作說明 9.8.4 軟件設計 9.9 數據閃速存儲器AT45DB041B 9.9.1 概述 9.9.2 引腳功能及內部結構 9.9.3 操作說明 9.9.4 軟件設計 9.10 GM8164串行I／0擴展芯片 9.10.1 概述 9.10.2 引腳功能說明 9.10.3 操作說明 9.10.4 軟件設計 9.11 接口綜合實例 附錄1 ICCACR簡介 附錄2 ATmega8指令表 參考文獻
上傳時間： 2013-10-29
上傳用戶：lanwei
附件是51mini仿真器中文使用手冊，其中包括有51mini的驅動，USB安裝指南及USB驅動程序。 2003 年 SST 公司推出了 SST89C54/58 芯片，并且在官方網站公布了單片機仿真程序，配合 KEIL 可以實現標 準 51 內核芯片的單步調試等等，從而實現了一個簡單的 51 單片機仿真方案，將仿真器直接拉低到一顆芯片的價 格。 但是， 1 分錢 1 分貨，這個仿真方案由于先天的缺陷存在若干重大問題： 占用 p30,p31 端口 占用定時器 2 占用 8 個 sp 空間 運行速度慢 最高通信速度只有 38400，無法運行 c 語言程序。（由于 c 語言程序會調用庫文件，每單步一次 的時間足夠你吃個早飯） 所以，網上大量銷售的這種這種仿真器最多只能仿真跑馬燈等簡單程序，并沒有實際使用價值。51mini 是深 圳市學林電子有限公司開發生產的具有自主知識產權的新一代專業仿真器，采用雙 CPU 方案，一顆負責和 KEIL 解 釋，另外一顆負責運行用戶程序，同時巧妙利用 CPU 的 P4 口通信，釋放 51 的 P30,P31，完美解決了上述問題， 體積更小，是目前價格最低的專業級別 51 單片機仿真器，足以勝任大型項目開發。 51mini仿真器創新設計： 1 三明治夾心雙面貼片，體積縮小到只有芯片大小，真正的“嵌入式”結構。 2 大量采用最新工藝和器件，全貼片安裝，進口鉭電容，貼片電解。 3 采用快恢復保險，即便短路也可有效保護。 4 單 USB 接口，無需外接電源和串口，臺式電腦、無串口的筆記本均適用。三 CPU 設計，采用仿真芯片＋監控 芯片＋USB 芯片結構，是一款真正獨立的仿真器，不需要依賴開發板運行。 5 下載仿真通訊急速 115200bps，較以前版本提高一個數量級(10 倍以上)，單步運行如飛。 6 不占資源，無限制真實仿真（32 個 IO、串口、T2 可完全單步仿真），真實仿真 32 條 IO 腳，包括任意使用 P30 和 P31 口。 7 兼容 keilC51 UV2 調試環境支持單步、斷點、隨時可查看寄存器、變量、IO、內存內容。可仿真各種 51 指 令兼容單片機，ATMEL、Winbond、INTEL、SST、ST 等等。可仿真 ALE 禁止，可仿真 PCA，可仿真雙 DPTR，可仿真 硬件 SPI。媲美 2000 元級別專業仿真器！ 8 獨創多聲響和 led 指示實時系統狀態和自檢。 9 獨創長按復位鍵自動進入脫機運行模式，這時仿真機就相當于目標板上燒好的一個芯片，可以更加真實的運 行。這種情況下實際上就變了一個下載器，而且下次上電時仍然可以運行上次下載的程序。 USB 驅動的安裝 第一步：用隨機 USB 通訊電纜連接儀器的 USB 插座和計算機 USB口；顯示找到新硬件向導，選擇“從列表或指定位置安裝（高級）”選項，進入下一步； 第二步：選擇“在搜索中包括這個位置”，點擊“瀏覽”，定位到配套驅動光盤的驅動程序文件夾，如 E:\驅動程序\XLISP 驅動程序\USBDRIVER2.0\，進入下一步； 第三步：彈出“硬件安裝”對話框，如果系統提示“沒有通過Windows 徽標測試…”，不用理會，點擊“仍然繼續”，向導即開始安裝軟件；然后彈出“完成找到新硬件向導”對話框，點擊完成。 第四步：系統第二次彈出“找到新的硬件向導”對話框，重復以上幾個步驟； 右下角彈出對話框“新硬件已安裝并可以使用了”，表明 USB 驅動已成功安裝。你可以進入系統的：控制面板\系統\硬件\設備管理器中看到以下端口信息， 表示系統已經正確的安裝了 USB 驅動。
上傳時間： 2013-11-02
上傳用戶：貓愛薛定諤
