STM32的TIM1_CC1觸發(fā)雙ADC作同步規(guī)則轉(zhuǎn)換
TIM1_CC1觸發(fā)雙ADC作同步規(guī)則轉(zhuǎn)換，DMA存儲轉(zhuǎn)換結(jié)果。 請使用\MDK-ARM(uV4)下的Keil工程文件，已調(diào)試通過。...
同步傳動技術(shù)資料
?? 資源總數(shù)：2179
?? 源代碼：2285
?? 電路圖：2
?? 同步傳動全部資料 (2179個)
針對醫(yī)療系統(tǒng)基于ADC0809的多通道同步數(shù)據(jù)采集
多通道同步數(shù)據(jù)采集系統(tǒng)的典型模型,并針對醫(yī)療系統(tǒng)設(shè)計完成了基于ADC0809的多通道同步數(shù)據(jù)采集裝\r\n置,采集綜合運用了光耦隔離及抗干擾、自修復(fù)等技術(shù),提高了系統(tǒng)的性價比。\r\n...
使用Verilog編寫的同步FIFO
使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。...
基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究
針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實驗中,使用了現(xiàn)場可編程門陣列( FPGA)...
FPGA異步時鐘設(shè)計中的同步策略
FPGA異步時鐘設(shè)計中的同步策略，需要...
altera fpga 基于vhdl,實現(xiàn)vga的同步block
altera fpga 基于vhdl,實現(xiàn)vga的同步block....
基于FPGA的新型數(shù)據(jù)位同步時鐘提取(CDR)實現(xiàn)方法
基于FPGA的新型數(shù)據(jù)位同步時鐘提取(CDR)實現(xiàn)方法...
基于FPGA 的OFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計與實現(xiàn)
這是篇, 覺得甚是有用，大家共同學(xué)學(xué)。...
FPGA同步設(shè)計技術(shù)
FPGA同步設(shè)計技術(shù),對在FPGA設(shè)計中出現(xiàn)的同步問題,毛刺的處理等問題,給出了相應(yīng)的對策...
同步復(fù)位和異步復(fù)位,FPGA設(shè)計
同步復(fù)位和異步復(fù)位,FPGA設(shè)計...