FPGA異步時鐘設計中的同步策略，需要
標簽： FPGA 異步時鐘 策略
上傳時間： 2013-08-23
上傳用戶：540750247
altera fpga 基于vhdl,實現vga的同步block.
標簽： altera block fpga vhdl
上傳時間： 2013-08-26
上傳用戶：hn891122
基于FPGA的新型數據位同步時鐘提取(CDR)實現方法
標簽： FPGA CDR 數據 位同步時鐘
上傳時間： 2013-08-28
上傳用戶：huyahui
這是篇, 覺得甚是有用，大家共同學學。
標簽： FPGA OFDM 寬帶數據 同步系統
上傳時間： 2013-08-31
上傳用戶：ming52900
FPGA同步設計技術,對在FPGA設計中出現的同步問題,毛刺的處理等問題,給出了相應的對策
標簽： FPGA 同步設計
上傳時間： 2013-09-03
上傳用戶：lijianyu172
同步復位和異步復位,FPGA設計
標簽： FPGA 同步復位 異步復位
上傳時間： 2013-09-05
上傳用戶：swaylong
空間多媒體通信過程中存在的不可預測的分組數據丟失、亂序，可變的鏈路傳輸及處理時延抖動以及收發端時鐘不同步與漂移等問題，這可能導致接收端在對音視頻數據進行顯示播放時產生音視頻不同步現象。為了解決此問題，提出了一種改進的基于時間戳的空間音視頻同步方法，該方法采用一種相對時間戳映射模型，結合接收端同步檢測和緩沖設計，能夠在無需全網時鐘和反饋通道的情況下，實現空間通信中的音視頻同步傳輸，并在接收端進行同步播放顯示。對該方法進行了仿真，結果表明了設計的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實現音視頻同步傳輸，并且開銷很小，可應用在空間多媒體通信中。
標簽： 音視頻
上傳時間： 2013-11-21
上傳用戶：comer1123
多個DDS器件同步后，就可以在多個頻率載波實現相位和幅度的精確數字調諧控制。這種控制在雷達應用和用于邊帶抑制的正交(I/Q)上變頻中很有用。
標簽： GSPS 9910 AD 數字頻率合成器
上傳時間： 2013-11-13
上傳用戶：lingzhichao
給出了具有置0、置1功能及不確定輸出狀態的同步RS觸發器的Multisim仿真方法，即用字組產生器產生所需的各類輸入信號，用四蹤示波器同步顯示輸入信號及狀態輸出信號的波形，可直觀描述觸發器的置0、置1過程及不確定狀態的產生過程。分析了同步RS觸發器不確定輸出狀態的Multisim仿真方案。所述方法的創新點是解決了同步RS觸發器的工作波形無法用電子實驗儀器進行分析驗證的問題。
標簽： Multisim 同步RS觸發器 仿真
上傳時間： 2013-10-12
上傳用戶：米卡
隨著對IEEE1641標準研究的逐漸深入，信號的構建成為了研究重點。對信號模型進行同步和門控控制，可以影響到TSF（測試信號框架）模型的輸出，從而達到控制信號的目的，使測試需求更加完善以及測試過程更加精確。
標簽： STD 標準 信號模型 門控機制
上傳時間： 2014-01-01
上傳用戶：YUANQINHUI
蟲蟲下載站版權所有 京ICP備2021023401號-1
<center id="kowuk"></center>
