用于FPGA的N+0.5分頻代碼，可以用來(lái)進(jìn)行非整數(shù)分頻！
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：weixiao99
基于高速數(shù)字信號(hào)處理器(DSP) 和大規(guī)模現(xiàn)場(chǎng)可編程門(mén)陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實(shí)時(shí)視頻采集、處理和顯示平臺(tái). 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時(shí)序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對(duì)視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過(guò)增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時(shí)間 利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時(shí)序控制精度. 系統(tǒng)軟件由驅(qū)動(dòng)層、管理層和應(yīng)用層組成,使得硬件管理與
標(biāo)簽： FPGA DSP 實(shí)時(shí)視頻 采集
上傳時(shí)間： 2013-08-08
上傳用戶(hù)：PresidentHuang
使用Verilog編寫(xiě)的同步FIFO，可通過(guò)設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫(xiě)入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡(jiǎn)單實(shí)用。
標(biāo)簽： Verilog FIFO 編寫(xiě)
上傳時(shí)間： 2013-08-12
上傳用戶(hù)：ljt101007
針對(duì)主控制板上存儲(chǔ)器(SRAM) 存儲(chǔ)的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場(chǎng)可編程門(mén)陣列( FPGA) 來(lái)實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對(duì)L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個(gè)像素點(diǎn),基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗(yàn)證了動(dòng)態(tài)內(nèi)存核[7 ]的實(shí)用性。
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：sjw920325
多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20
標(biāo)簽： 18b20 多路 測(cè)溫 顯示系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：zhangchu0807
FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略，需要
上傳時(shí)間： 2013-08-23
上傳用戶(hù)：540750247
altera fpga 基于vhdl,實(shí)現(xiàn)vga的同步block.
標(biāo)簽： altera block fpga vhdl
上傳時(shí)間： 2013-08-26
上傳用戶(hù)：hn891122
基于FPGA的新型數(shù)據(jù)位同步時(shí)鐘提取(CDR)實(shí)現(xiàn)方法
標(biāo)簽： FPGA CDR 數(shù)據(jù) 位同步時(shí)鐘
上傳時(shí)間： 2013-08-28
上傳用戶(hù)：huyahui
8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個(gè)區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個(gè)區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問(wèn)整個(gè)128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個(gè)寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標(biāo)簽： 128 FlashRom 8051 KB
上傳時(shí)間： 2013-08-30
上傳用戶(hù)：cainaifa
這是篇, 覺(jué)得甚是有用，大家共同學(xué)學(xué)。
標(biāo)簽： FPGA OFDM 寬帶數(shù)據(jù) 同步系統(tǒng)
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：ming52900
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
