日韩理论电影中文字幕,亚洲人成电影网站色,久久9999免费视频

同步旋轉(zhuǎn)

用于FPGA的N+0.5分頻代碼

用于FPGA的N+0.5分頻代碼，可以用來進行非整數分頻！

標簽： FPGA 0.5 分頻代碼

上傳時間： 2013-08-06

上傳用戶：weixiao99
基于DSP和FPGA實時視頻采集、處理和顯示平臺

基于高速數字信號處理器(DSP) 和大規模現場可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實時視頻采集、處理和顯示平臺. 其中的DSP 負責圖像處理,其外圍的全部數字邏輯功能都集成在一片FPGA 內,包括高速視頻流FIFO、同步時序產生與控制、接口邏輯轉換和對視頻編/ 解碼器進行設置的I2 C 控制核等. 通過增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時間利用數字延遲鎖相環邏輯,提高了顯示接口時序控制精度. 系統軟件由驅動層、管理層和應用層組成,使得硬件管理與

標簽： FPGA DSP 實時視頻采集

上傳時間： 2013-08-08

上傳用戶：PresidentHuang
使用Verilog編寫的同步FIFO

使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。

標簽： Verilog FIFO 編寫

上傳時間： 2013-08-12

上傳用戶：ljt101007
基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究

針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。

標簽： Sdram SDR RAM LED

上傳時間： 2013-08-21

上傳用戶：sjw920325
多路18b20測溫顯示系統,可同時測量n個第三18b20

多路18b20測溫顯示系統,可同時測量n個第三18b20

標簽： 18b20 多路測溫顯示系統

上傳時間： 2013-08-21

上傳用戶：zhangchu0807
FPGA異步時鐘設計中的同步策略

FPGA異步時鐘設計中的同步策略，需要

標簽： FPGA 異步時鐘策略

上傳時間： 2013-08-23

上傳用戶：540750247
altera fpga 基于vhdl,實現vga的同步block

altera fpga 基于vhdl,實現vga的同步block.

標簽： altera block fpga vhdl

上傳時間： 2013-08-26

上傳用戶：hn891122
基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

標簽： FPGA CDR 數據位同步時鐘

上傳時間： 2013-08-28

上傳用戶：huyahui
使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n

8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址

標簽： 128 FlashRom 8051 KB

上傳時間： 2013-08-30

上傳用戶：cainaifa
基于FPGA 的OFDM 寬帶數據通信同步系統設計與實現

這是篇, 覺得甚是有用，大家共同學學。

標簽： FPGA OFDM 寬帶數據同步系統

上傳時間： 2013-08-31

上傳用戶：ming52900