亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

同步開關(guān)噪聲

  • 基于DSP和FPGA實時視頻采集、處理和顯示平臺

    基于高速數字信號處理器(DSP) 和大規模現場可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實時視頻采集、處理和顯示平臺. 其中的DSP 負責圖像處理,其外圍的全部數字邏輯功能都集成在一片FPGA 內,包括高速視頻流FIFO、同步時序產生與控制、接口邏輯轉換和對視頻編/ 解碼器進行設置的I2 C 控制核等. 通過增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時間 利用數字延遲鎖相環邏輯,提高了顯示接口時序控制精度. 系統軟件由驅動層、管理層和應用層組成,使得硬件管理與

    標簽： FPGA DSP 實時視頻 采集

    上傳時間： 2013-08-08

    上傳用戶：PresidentHuang

  • 使用Verilog編寫的同步FIFO

    使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。

    標簽： Verilog FIFO 編寫

    上傳時間： 2013-08-12

    上傳用戶：ljt101007

  • 基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究

    針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。

    標簽： Sdram SDR RAM LED

    上傳時間： 2013-08-21

    上傳用戶：sjw920325

  • 多路18b20測溫顯示系統,可同時測量n個第三18b20

    多路18b20測溫顯示系統,可同時測量n個第三18b20

    標簽： 18b20 多路 測溫 顯示系統

    上傳時間： 2013-08-21

    上傳用戶：zhangchu0807

  • FPGA實現頻率合成的技術，含軟硬件設計

    盡管頻率合成技術已經經歷了大半個世紀的發展史，但直到今天，人們對\\r\\n它的研究仍然在繼續。現在，我們可以開發出輸出頻率高達IG的DDS系統，\\r\\n武漢理工大學碩士學位論文\\r\\n已能滿足絕大多數頻率源的要求，集成DDS產品的信噪比也可達到75dB以上，\\r\\n已達到鎖相頻率合成的一般水平。電子技術的發展己進入數字時代，模擬信號\\r\\n數字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領域的應用越來越廣泛。本次設計完成了軟件仿真和硬件實現，對設計原

    標簽： FPGA 頻率合成 軟硬件設計

    上傳時間： 2013-08-21

    上傳用戶：asdkin

  • FPGA異步時鐘設計中的同步策略

    FPGA異步時鐘設計中的同步策略，需要

    標簽： FPGA 異步時鐘 策略

    上傳時間： 2013-08-23

    上傳用戶：540750247

  • altera fpga 基于vhdl,實現vga的同步block

    altera fpga 基于vhdl,實現vga的同步block.

    標簽： altera block fpga vhdl

    上傳時間： 2013-08-26

    上傳用戶：hn891122

  • 基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

    基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

    標簽： FPGA CDR 數據 位同步時鐘

    上傳時間： 2013-08-28

    上傳用戶：huyahui

  • 使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n

    8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址

    標簽： 128 FlashRom 8051 KB

    上傳時間： 2013-08-30

    上傳用戶：cainaifa

  • 基于FPGA 的OFDM 寬帶數據通信同步系統設計與實現

    這是篇, 覺得甚是有用，大家共同學學。

    標簽： FPGA OFDM 寬帶數據 同步系統

    上傳時間： 2013-08-31

    上傳用戶：ming52900

主站蜘蛛池模板： 静宁县| 莱阳市| 怀仁县| 浪卡子县| 东乡族自治县| 介休市| 湛江市| 紫云| 武穴市| 陕西省| 曲松县| 贵港市| 嘉祥县| 咸宁市| 缙云县| 平安县| 沁阳市| 巴彦淖尔市| 西峡县| 丘北县| 石棉县| 翁牛特旗| 镇沅| 嵊泗县| 古蔺县| 辽中县| 肇源县| 嵊泗县| 若羌县| 运城市| 朔州市| 阿瓦提县| 班玛县| 青神县| 西峡县| 波密县| 南京市| 来宾市| 牙克石市| 疏附县| 芜湖市|