音頻管理組件(Audio Management Unit，AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機(jī)上音頻資源的管理與控制。飛機(jī)運(yùn)營對航空機(jī)載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求，使得其維修維護(hù)工作極大地依賴于自動測試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實(shí)際工程項目， FPGA技術(shù)具備多種優(yōu)點(diǎn)，將其與民航測試設(shè)備結(jié)合研制一個用于檢測AMU故障的自動測試系統(tǒng)，該系統(tǒng)將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求；文章對可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點(diǎn)以及MAXL+plusⅡ軟件的設(shè)計流程進(jìn)行了說明，重點(diǎn)闡述了基于FPGA的DDS信號發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計實(shí)現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計與實(shí)現(xiàn)。在ARINC429接口設(shè)計中采用自頂向下，多層次系統(tǒng)設(shè)計的方法，用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計。測試結(jié)果表明基于FPGA的設(shè)計實(shí)現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價格昂貴的缺點(diǎn)。
標(biāo)簽： FPGA 飛機(jī) 音頻 測試系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：gzming
隨著新的控制算法的應(yīng)用和電子技術(shù)的發(fā)展，移動機(jī)器人正朝著高速度、高精度、開放化、智能化、網(wǎng)絡(luò)化方向發(fā)展，對控制系統(tǒng)也提出了更高的要求。移動機(jī)器人要實(shí)現(xiàn)高速度、高精度的位置控制和軌跡跟蹤，必須依賴先進(jìn)的控制策略和優(yōu)良的運(yùn)動控制系統(tǒng)。 導(dǎo)航是移動機(jī)器人最具挑戰(zhàn)性的能力之一，機(jī)器人感知、定位、認(rèn)知及運(yùn)動控制的性能是決定導(dǎo)航成功的關(guān)鍵因素。根據(jù)課題“仿生導(dǎo)航系統(tǒng)”的要求，本文選擇“主控制器+運(yùn)動控制器+英特網(wǎng)遠(yuǎn)程無線監(jiān)控”結(jié)構(gòu)進(jìn)行導(dǎo)航移動機(jī)器人控制系統(tǒng)的設(shè)計。首先分析導(dǎo)航移動機(jī)器人體系結(jié)構(gòu)，建立機(jī)器人運(yùn)動學(xué)模型，最后詳細(xì)闡述控制系統(tǒng)的全部開發(fā)過程，包括控制系統(tǒng)需求分析、總體設(shè)計、功能模塊的劃分及軟硬件的設(shè)計與實(shí)現(xiàn)，并對無線通信及英特網(wǎng)通訊做了一些基礎(chǔ)研究，開發(fā)了無線通訊模塊軟件和上位機(jī)軟件。 在控制系統(tǒng)的硬件設(shè)計方面，主要包括基于 LPC2138 的主控制單元、基于HCTL-1100 的運(yùn)動控制單元、基于 6N137 的光電隔離單元、基于 LMD18200 的功率放大單元、傳感器接口單元及上位機(jī)無線通訊單元的電路設(shè)計。軟件方面，在μC/OS-Ⅱ?qū)崟r操作系統(tǒng)的多任務(wù)環(huán)境下，利用其任務(wù)調(diào)度功能，合理地協(xié)調(diào)和組織了控制系統(tǒng)的各項硬件資源，提高了整個系統(tǒng)的實(shí)時性和可靠性。上位機(jī)采用的無線通訊、Internet 通訊以及可視化監(jiān)控程序界面，讓用戶可以方便直觀地遠(yuǎn)程觀察和控制機(jī)器人。 該控制系統(tǒng)的研制為仿生傳感器性能測試提供了一個良好的實(shí)驗(yàn)平臺，經(jīng)過實(shí)驗(yàn)，驗(yàn)證了系統(tǒng)的可行性，系統(tǒng)的各項功能及控制精度滿足設(shè)計要求。
標(biāo)簽： ARM 導(dǎo)航 移動 機(jī)器人控制
上傳時間： 2013-05-22
上傳用戶：Zxcvbnm
模糊控制是近代控制理論中一種基于模糊數(shù)學(xué)理論、采用語言規(guī)則與模糊推理等新穎技術(shù)的高級控制策略，它是當(dāng)前研究熱點(diǎn)——智能控制中的一個重要分支，發(fā)展迅速、應(yīng)用廣泛、實(shí)效顯著、引人關(guān)注。 本書主要內(nèi)容有模糊數(shù)學(xué)基礎(chǔ)、模糊邏輯理論、模糊控制系統(tǒng)與模糊控制器、模糊控制器的設(shè)計與分析、模糊控制理論研究、基于多值邏輯的硬件模糊控制器、模糊集成控制器與系統(tǒng)、模糊控制用的通用芯片和模糊控制應(yīng)用實(shí)例等。這次修訂著重增加了多值邏輯理論與應(yīng)用技術(shù)、模糊Petri網(wǎng)和模糊H網(wǎng)理論及嵌入式模糊Petri網(wǎng)知識表示與推理算法，以及基于多值邏輯的模糊控制器硬件實(shí)現(xiàn)機(jī)理、設(shè)計與性能分析等內(nèi)容。原理與理論部分的論述條理清楚，通俗易懂；應(yīng)用技術(shù)與實(shí)例面廣量多，說明翔實(shí)；全書圖文并茂，由淺入深；開卷有益，宜于自學(xué)入門。 本書可作為各高等院校相關(guān)專業(yè)的教師、研究生和高年級學(xué)生的教學(xué)與研究的參考用書；也可以作為信息學(xué)科相關(guān)領(lǐng)域，特別是自動化領(lǐng)域的高科技研究和開發(fā)部門與公司的工程技術(shù)人員、科研工作者的主要參考書。
上傳時間： 2013-06-24
上傳用戶：suxuan110425
本文從總體方案、硬件電路、軟件程序、性能測試等幾個方面詳細(xì)地闡述了基于FPGA與USB2.0的數(shù)據(jù)采集系統(tǒng)。采集系統(tǒng)選用高采樣率低噪聲的12位AD轉(zhuǎn)換芯片進(jìn)行AD轉(zhuǎn)換電路設(shè)計；借助頻率高、內(nèi)部時延小的FPGA芯片實(shí)現(xiàn)USB固件并以此控制USB接口芯片，通過乒乓的方式對采樣數(shù)據(jù)進(jìn)行緩存，提高了系統(tǒng)數(shù)據(jù)吞吐能力；運(yùn)用USB2.0標(biāo)準(zhǔn)的接口芯片為整個采集系統(tǒng)提供USB的通信能力。采用集成度較高的FPGA芯片作為系統(tǒng)控制核心，降低了設(shè)計難度，提高了系統(tǒng)穩(wěn)定性，同時還減小了設(shè)備體積。
標(biāo)簽： FPGA 2.0 USB 數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：xuanjie
自90年代以來，LED顯示屏的設(shè)計制造和應(yīng)用水平得到日益提高，LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏，到圖像顯示屏，一直到今天的全彩色視頻顯示屏的發(fā)展過程。在此發(fā)展過程中，無論在器件的性能(超高亮度LED顯示屏及藍(lán)色發(fā)光二極管等)和系統(tǒng)組成(計算機(jī)化的全動態(tài)顯示系統(tǒng))等方面都取得了長足的進(jìn)步。 LED顯示屏相比與其它的平板顯示器，有其獨(dú)特的優(yōu)越性，比如：可靠性高、使用壽命長、環(huán)境適應(yīng)能力強(qiáng)、性價比高且成本低等特點(diǎn)，且隨著全彩屏顯示技術(shù)的日益完善，使得LED顯示屏在許多場合得到廣泛的應(yīng)用。 本文詳細(xì)介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源，利用查表的方法實(shí)現(xiàn)伽瑪矯正的實(shí)現(xiàn)方案和實(shí)現(xiàn)4096級灰度的LED視頻顯示屏控制系統(tǒng)的設(shè)計原理。通過對等長時間實(shí)現(xiàn)4096級灰度方案的分析，得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限，提出采用變長時間和消影時間相結(jié)合的方案實(shí)現(xiàn)4096級灰度的方案及實(shí)現(xiàn)，這是在提高硬件成本以獲得成本，速度和亮度的折中。在此基礎(chǔ)上，提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果，并探討了低幀頻無閃爍LED全彩屏的實(shí)現(xiàn)方法；對一些可以提高LED顯示屏系統(tǒng)技術(shù)的新技術(shù)展開討論，為今后的動態(tài)全彩色LED顯示屏具體實(shí)現(xiàn)打下堅實(shí)的理論基礎(chǔ)。
上傳時間： 2013-04-24
上傳用戶：793212294
該文進(jìn)行的設(shè)計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實(shí)現(xiàn)對外圍IO的操作,硬件上包括設(shè)計一塊PCI接口卡并測試通過,軟件上實(shí)現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實(shí)現(xiàn)對外圍IO的操作.該文在比較幾種微機(jī)總線的基礎(chǔ)上,為了實(shí)現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進(jìn)行設(shè)計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實(shí)現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實(shí)現(xiàn)PCI接口卡設(shè)計.用VHDL語言對FPGA編程,采用模塊化的設(shè)計方法進(jìn)行設(shè)計,用狀態(tài)機(jī)來控制PCI邏輯的時序.設(shè)計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計了PCI卡在Linux下的設(shè)備驅(qū)動程序,主要包括設(shè)備的注冊與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細(xì)討論MatPLC工作原理的基礎(chǔ)上,設(shè)計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進(jìn)行邏輯運(yùn)算,再輸出到PCI卡.將他們編譯通過,并進(jìn)行測試,最終實(shí)現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項目[2002A1040402]、廣東省科技攻關(guān)項目[2003C101002]、廣州市重大科技攻關(guān)計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實(shí)時處理數(shù)據(jù)方面，對處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計。 本文首先介紹了通用信號處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號處理板與CPCI的J1口的設(shè)計時序；介紹了DDR存儲器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲器接口的設(shè)計時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設(shè)計流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動程序的結(jié)構(gòu)，程序設(shè)計方法等。 最后，通過從工控機(jī)向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設(shè)計以及與外部接口的通訊；并且還提到了對此設(shè)計以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動程序的編寫。
標(biāo)簽： FPGA 高速并行 信號處理板 數(shù)據(jù)接口
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實(shí)現(xiàn)PCI接口芯片PLX9080的時序邏輯、對數(shù)據(jù)采集通道的前端控制以及對SDRAM的讀寫控制。 在本論文將重點(diǎn)放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：yhm_all
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點(diǎn)說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計要點(diǎn)及關(guān)鍵部分的設(shè)計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
隨著信息技術(shù)的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對SoC設(shè)計作了初步研究。 在對Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計流程，對8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個層次的模塊設(shè)計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個層次模塊的設(shè)計規(guī)劃。利用組合電路與時序電路相結(jié)合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機(jī)器周期對應(yīng)一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實(shí)現(xiàn)了各個模塊的設(shè)計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進(jìn)行了完整的功能仿真和時序仿真。 設(shè)計了一個通用的擴(kuò)展接口控制器對原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級和擴(kuò)展。 本設(shè)計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級，比較有實(shí)用價值。本設(shè)計通過FPGA驗(yàn)證。
標(biāo)簽： FPGA CPU 8位 增強(qiáng)型
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
