超級單片機開發(fā)工具,包含:模擬/數(shù)字轉換表計算,LED 編碼器,色環(huán)電阻阻值計算,Hex/Bin轉換,串口調(diào)試器,端口監(jiān)視器等實用功能 單片機開發(fā)過程中用到的多功能工具，包括熱敏電阻RT值--HEX數(shù)據(jù)轉換；3種LED編碼；色環(huán)電阻計算器；HEX/BIN 文件互相轉換；eeprom數(shù)據(jù)到C/ASM源碼轉換；CRC校驗生成；串口調(diào)試，帶簡單而實用的數(shù)據(jù)分析功能；串口/并口通訊監(jiān)視等功能. 用C++ Builder開發(fā)，無須安裝，直接運行，不對注冊表進行操作。純綠色軟件。 1. 模擬/數(shù)字轉換表計算 本功能主要用于準備用于查表計算的 R/T 表格，主要用于溫度、濁度等模擬量的測量，根據(jù)電路分壓電阻的位置分為兩種，可以參看圖示選擇正確的電路連接形式；可自定義分壓電阻阻值；目前支持8位 /10位轉換精度；可選擇生成匯編/C源代碼格式的數(shù)據(jù)等。 2. LED 編碼器 本功能主要用于自動根據(jù)圖形信息、段位置信息生成可保存在單片機程序存儲器中供查表使用的數(shù)據(jù)。可自行定義字符的圖形及各段的位置信息；可以選擇LED類型，目前有 7段、14段、16段三種類型；自帶圖形定義，也可自定義并能保存自定義方案；自定義位置信息并可保存；可以生成 8位、4位編碼，4位編碼主要針對一些有 4個COM端的LED/LCD驅動器；同樣可以保存為C/ASM格式數(shù)據(jù)。 3. 色環(huán)電阻阻值計算 本功能主要為記不住色環(huán)值的人（像我）用的，比較簡單，單擊相應環(huán)的相應顏色，阻值將實時給出。 4. Hex/Bin轉換 Intel Hex格式文件和Bin格式文件相互轉換，本功能使用機會較少。 Hex/Bin文件轉換為文本方式（變量定義方式），將Hex文件或Bin文件轉換為C/ASM源代碼格式的數(shù)據(jù)。 CRC計算，提供3種計算方法。 5. 串口調(diào)試器 可以通過串口接收/發(fā)送數(shù)據(jù)，作為普通的串口調(diào)試器，可以手動發(fā)送所填內(nèi)容，也可以發(fā)送整個文件； 內(nèi)存映射功能，對于監(jiān)控單片機內(nèi)存非常方便，還可以定義內(nèi)存變量，自動從接收到的數(shù)據(jù)中提取變量值，支持字節(jié)型、整型、長整型、浮點型、雙精度型、位掩碼（可用于位變量）、數(shù)組型（其他不規(guī)則變量）等，同時支持10進制、16進制、2進制顯示；可以自由選擇需要實時監(jiān)測的變量；變量方案可以存盤等等；可以設為固定長度或定義首/尾標志，設置內(nèi)存中實際起始地址，顯示時和計算變量時用；由map文件自動讀取內(nèi)存變量（因條件所限，目前只支持由 ImageCraft C(ICC) 編譯器產(chǎn)生的map文件，歡迎提供其他編譯器的map文件樣本）； 變量組合，適用于文本方式的變量監(jiān)測，例如： Var1=1111#var2=2222#var3=333.333 通訊時可以選擇二進制、文本方式顯示；可設置自動滾屏；設置最大顯示行數(shù)； 可以選擇多命令交互方式通訊，且可以作為主發(fā)方、從發(fā)方；主發(fā)時可以循環(huán)發(fā)送所選命令；從發(fā)時可以定義自動應答命令，即接收到表中所列的命令后，自動用相應內(nèi)容應答，是不是很實用？ 可以設為手動發(fā)送或定時發(fā)送。 可自定義通訊超時時間。 可以保存歷史數(shù)據(jù)，包括發(fā)送和接收數(shù)據(jù)！ 計劃加入調(diào)制解調(diào)器控制。 6. 端口監(jiān)視器 監(jiān)視所選串口/并口的一切通訊活動而不占用其資源，可以設置過濾條件，可同時監(jiān)視多個端口，可以保存數(shù)據(jù)，可以直接記錄到文件中。
上傳時間： 2013-10-29
上傳用戶：lacsx
分壓電阻 計算工具 R2R 1.01
上傳時間： 2014-12-31
上傳用戶：BIBI
電阻分壓計算器
上傳時間： 2015-01-01
上傳用戶：1159797854
輸入電壓，分壓點電壓，電阻一阻值，電阻二阻值，4個值任意換算，比如R1為1K輸入電壓為5V，分壓點電壓為1.5V就能計算出R2等于多少歐姆
上傳時間： 2014-01-13
上傳用戶：huyanju
基于VHDL語言的多種分頻程序
上傳時間： 2013-11-02
上傳用戶：xjz632
PCB布線的直角走線、差分走線和蛇形線基礎理論
上傳時間： 2013-10-08
上傳用戶：旭521
利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法
標簽： Verilog_HDL FPGA 分頻
上傳時間： 2013-11-20
上傳用戶：atdawn
Verilog_實現(xiàn)任意占空比、任意分頻的方法
上傳時間： 2013-11-20
上傳用戶：ccxzzhm
簡單分頻時序邏輯電路設計分頻電路，有圖，有代碼
上傳時間： 2014-01-21
上傳用戶：924484786
用VerilogHDL實現(xiàn)基于FPGA的通用分頻器的設計
標簽： VerilogHDL FPGA 分頻器
上傳時間： 2015-01-02
上傳用戶：oooool
