基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
感應(yīng)電機(jī)具有可靠性好、結(jié)構(gòu)簡(jiǎn)單、耐腐蝕、效率好、結(jié)構(gòu)緊湊、價(jià)格低廉和體積小等優(yōu)點(diǎn)，成為工業(yè)伺服控制的主要傳動(dòng)裝置然而，感應(yīng)電機(jī)又是一個(gè)多變量、強(qiáng)耦合的非線性系統(tǒng)，磁鏈和轉(zhuǎn)矩的非線性耦合及參數(shù)時(shí)變，使得感應(yīng)電機(jī)的控制十分復(fù)雜，特別是在實(shí)際電機(jī)控制系統(tǒng)中，還需要考慮硬件和周圍環(huán)境等多種因素的干擾，致使實(shí)現(xiàn)高性能的感應(yīng)電機(jī)控制系統(tǒng)更加困難 本文研究感應(yīng)電機(jī)的高性能控制策略，綜述了感應(yīng)電機(jī)高性能控制策略的發(fā)展歷程和感應(yīng)電機(jī)模糊控制的發(fā)展現(xiàn)狀，分析了實(shí)際電機(jī)控制系統(tǒng)控制器選型中各個(gè)嵌入式微處理器的基本性能和優(yōu)缺點(diǎn)在給出三相坐標(biāo)系和二相坐標(biāo)系中的感應(yīng)電機(jī)數(shù)學(xué)模型之后，從理論上闡述了模糊控制和矢量控制的基本原理，針對(duì)傳統(tǒng)的PI控制器參數(shù)整定繁瑣，系統(tǒng)魯棒性差的缺點(diǎn)，論文將模糊控制技術(shù)應(yīng)用于感應(yīng)電機(jī)的變頻調(diào)速，采用CRI推理法，設(shè)計(jì)了一種參數(shù)自整定模糊PI矢量控制器，利用Matlab對(duì)基于模糊PI控制的感應(yīng)電機(jī)控制系統(tǒng)進(jìn)行了仿真，并對(duì)采用兩種控制器實(shí)現(xiàn)的感應(yīng)電機(jī)調(diào)速控制系統(tǒng)進(jìn)行了比較、分析仿真結(jié)果表明模糊控制的控制性能優(yōu)于常規(guī)的PI調(diào)節(jié)器 論文對(duì)基于ARM的感應(yīng)電機(jī)數(shù)字控制技術(shù)進(jìn)行了系統(tǒng)研究，闡述了采用LPC2214ARM微處理器構(gòu)成數(shù)字感應(yīng)電機(jī)變頻調(diào)速系統(tǒng)的方法，給出了一種高性能感應(yīng)電機(jī)的數(shù)字實(shí)現(xiàn)方案，詳細(xì)介紹了系統(tǒng)硬件結(jié)構(gòu)的組成及軟件模塊的功能，并給出了主要算法的參考代碼，為實(shí)際電機(jī)控制器的選型和開發(fā)提供了一個(gè)新的思路
標(biāo)簽： ARM 感應(yīng)電機(jī) 數(shù)字控制器
上傳時(shí)間： 2013-08-03
上傳用戶：sy_jiadeyi
從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無線電平臺(tái)。重點(diǎn)研究了該實(shí)驗(yàn)平臺(tái)多模式\\\\\\\\r\\\\\\\\n數(shù)字調(diào)制解調(diào)的硬件實(shí)現(xiàn)結(jié)構(gòu)、軟件實(shí)現(xiàn)結(jié)構(gòu)和不同模式之間的切換等，充分體現(xiàn)了軟件無線電系統(tǒng)的靈活性、\\\\\\\\r\\\\\\\\n開放性和兼容性等特點(diǎn)。
上傳時(shí)間： 2013-08-06
上傳用戶：miaochun888
多通道同步數(shù)據(jù)采集系統(tǒng)的典型模型,并針對(duì)醫(yī)療系統(tǒng)設(shè)計(jì)完成了基于ADC0809的多通道同步數(shù)據(jù)采集裝\r\n置,采集綜合運(yùn)用了光耦隔離及抗干擾、自修復(fù)等技術(shù),提高了系統(tǒng)的性價(jià)比。\r\n
標(biāo)簽： 0809 ADC 醫(yī)療系統(tǒng) 多通道
上傳時(shí)間： 2013-08-08
上傳用戶：busterman
基于高速數(shù)字信號(hào)處理器(DSP) 和大規(guī)模現(xiàn)場(chǎng)可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實(shí)時(shí)視頻采集、處理和顯示平臺(tái). 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時(shí)序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對(duì)視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時(shí)間 利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時(shí)序控制精度. 系統(tǒng)軟件由驅(qū)動(dòng)層、管理層和應(yīng)用層組成,使得硬件管理與
標(biāo)簽： FPGA DSP 實(shí)時(shí)視頻 采集
上傳時(shí)間： 2013-08-08
上傳用戶：PresidentHuang
摘要: 本文介紹了基于FPGA 的出租車計(jì)價(jià)器系統(tǒng)的功能、設(shè)計(jì)思想和實(shí)現(xiàn), 該設(shè)計(jì)采用模塊化自上而下的層次化設(shè)計(jì),頂\r\n層設(shè)計(jì)有5 個(gè)模塊,各模塊中子模塊采用VHDL 或圖形法設(shè)計(jì)。在Max+plusⅡ下實(shí)現(xiàn)編譯、仿真等,最后成功下載到FPGA 芯\r\n片中。完成了可預(yù)置自動(dòng)計(jì)費(fèi)、自動(dòng)計(jì)程、計(jì)時(shí)、空車顯示等多功能計(jì)價(jià)器。由于FPGA 具有高密度、可編程及有強(qiáng)大的軟件\r\n支持等特點(diǎn),所以該設(shè)計(jì)具有功能強(qiáng)、靈活和可靠性高等特點(diǎn),具有一定的實(shí)用價(jià)值。
標(biāo)簽： FPGA 出租車計(jì)價(jià)器 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-08-09
上傳用戶：Zxcvbnm
基于 FPGA 的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)的研究與開發(fā) \\r\\n希望有哪位朋友需要
標(biāo)簽： FPGA 運(yùn)動(dòng)目標(biāo) 檢測(cè)系統(tǒng)
上傳時(shí)間： 2013-08-11
上傳用戶：924484786
基于ARM 微控制器配置FPGA 的實(shí)現(xiàn)\r\n摘 要:介紹了基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實(shí)現(xiàn)過程。這是一種靈活和經(jīng)濟(jì)的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統(tǒng)實(shí)現(xiàn)的流程、硬件電路設(shè)計(jì)、J TAG 驅(qū)動(dòng)算法的實(shí)現(xiàn)和配置時(shí)間的測(cè)試結(jié)果。
標(biāo)簽： XILINXFPGA ATMEL 4081 JTAG
上傳時(shí)間： 2013-08-15
上傳用戶：gououo
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時(shí)間： 2013-08-18
上傳用戶：BOBOniu
一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時(shí)間： 2013-08-20
上傳用戶：linlin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
