<samp id="61666"></samp>
為實現(xiàn)設備中存在的低速數(shù)據(jù)光纖通信的同步復接/ 分接,提出一種基于FPGA 的幀同步頭信號提取檢測方案,其中幀頭由7 位巴克碼1110010 組成,在數(shù)據(jù)的接收端首先從復接數(shù)據(jù)中提取時鐘信號,進而檢測幀同步信號,為數(shù)字分接提供起始信號,以實現(xiàn)數(shù)據(jù)的同步分接。實驗表明,此方案成功地在光纖通信系統(tǒng)的接收端檢測到幀同步信號,從而實現(xiàn)了數(shù)據(jù)的正確分接。
標簽： FPGA 光纖通信系統(tǒng) 幀同步 檢測
上傳時間： 2013-10-17
上傳用戶：q123321
為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設計并實現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時鐘恢復(CDR)、串/并行轉換電路、誤碼率計算模塊均在FPGA 內利用VHDL 語言設計實現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時間： 2013-10-30
上傳用戶：zhishenglu
為了滿足某測控平臺的設計要求，設計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉換接口等部分。給出了系統(tǒng)的電路設計、關鍵模塊及軟件流程圖。測試結果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設計已經(jīng)成功應用于某樣機中。
上傳時間： 2013-11-25
上傳用戶：王成林。
為了研制高性能的全數(shù)字永磁同步電機驅動系統(tǒng)，本文提出了一種基于FPGA的單芯片驅動控制方案。它采用硬件模塊化的現(xiàn)代EDA設計方法，使用VHDL硬件描述語言，實現(xiàn)了永磁同步電機矢量控制系統(tǒng)的設計。方案包括矢量變換、空間矢量脈寬調制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實驗表明，系統(tǒng)具有良好的穩(wěn)定性和動態(tài)性能，調節(jié)轉速的范圍可以達到0.5r/min~4200r/min，對干擾誤差信號具有較強的容錯性，能夠滿足高性能的運動控制領域對永磁同步電機驅動系統(tǒng)的要求。
上傳時間： 2013-10-13
上傳用戶：fdmpy
設計了一個基于FPGA的單精度浮點數(shù)乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發(fā)板上進行了驗證.
上傳時間： 2013-10-09
上傳用戶：xjy441694216
文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求，我們采用了硬件報警，缺陷回波峰值包絡存儲等關鍵技術。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測系統(tǒng)設計奠定基礎
標簽： FPGA 八通道 超聲探傷 系統(tǒng)設計
上傳時間： 2013-10-13
上傳用戶：1421706030
用vhdl語言編寫的基于fpga的波形發(fā)生器，使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波，三角波，鋸齒波和方波。
上傳時間： 2015-12-17
上傳用戶：zhichenglu
實現(xiàn)了基于FPGA的DDS信號源設計，能同時兩路輸出，輸出波形包括正弦波、三角波、方波和鋸齒波，且其頻率和相位均可調，還能計算兩路輸出信號的相位差。
上傳時間： 2022-04-21
上傳用戶：
廣東工業(yè)大學碩士學位論文 (工學碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設計數(shù)據(jù)采集處理技術與傳感器技術、信號處理技術和PC機技術共同構成檢測 技術的基礎，其中數(shù)據(jù)采集處理技術作為實現(xiàn)自動化檢測的前提，在整個數(shù)字化 系統(tǒng)中處于尤為重要的地位。對于核磁共振這樣復雜的系統(tǒng)設備，實現(xiàn)自動化測 試顯得尤為必要，又因為核磁共振成像系統(tǒng)的特殊性，對數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設置采樣點數(shù)和采樣間隔，根據(jù)待采信號的不 同帶寬來設置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術開發(fā)專門應用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個方面對基于FPGA的PCIE數(shù)據(jù)采集卡進行了研 究，并完成了實物設計。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對數(shù)據(jù)進行捕捉，同時根據(jù)實際需要 設計了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進行抽取濾 波，然后將信號存入DDR2 SDRAM存儲芯片中。在傳輸接口設計上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對FPGA進行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅動和接收端的電平標準、端接方式確定DDR2與FPGA之間通 信的各信號走線。針對各個模塊接口電路的特點分別進行眼圖測試，分析了板卡 的通信質量，對整個原理圖布局進行了設計優(yōu)化。 通過測試，該數(shù)據(jù)采集卡實現(xiàn)了通過CPLD對FPGA進行加載，并在FPGA 內部實現(xiàn)了抽取濾波等高速數(shù)字信號處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準確成像，為核磁共振成像系統(tǒng)的工程實現(xiàn)打下了良 好的成像基礎。
上傳時間： 2022-06-21
上傳用戶：fliang
基于FPGA的系統(tǒng)設計和應用研究
標簽： FPGA 系統(tǒng)設計 應用研究
上傳時間： 2013-04-15
上傳用戶：eeworm
