為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時(shí)間： 2013-11-25
上傳用戶：王成林。
文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷回波峰值包絡(luò)存儲(chǔ)等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測(cè)系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)
標(biāo)簽： FPGA 八通道 超聲探傷 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-13
上傳用戶：1421706030
為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時(shí)間： 2013-10-12
上傳用戶：as275944189
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
針對(duì)航天測(cè)試系統(tǒng)中提出的多通道數(shù)據(jù)采集要求，采用PXI采集卡，設(shè)計(jì)了多路溫度、液位、電壓等信號(hào)的采集系統(tǒng)。使用VC++2008編寫了采集控制程序，可以實(shí)時(shí)顯示和處理多路測(cè)試數(shù)據(jù)。本系統(tǒng)已成功應(yīng)用于某測(cè)試任務(wù)。
標(biāo)簽： PXI 總線 多路數(shù)據(jù)采集 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-19
上傳用戶：牛津鞋
SP430C語言程序： 11-1的功能為利用MSP430的ADC12進(jìn)行單通道單次轉(zhuǎn)換，使用內(nèi)部熱敏二極管測(cè)量溫度。 11-2的功能為利用ADC12進(jìn)行多通道單次轉(zhuǎn)換，測(cè)量溫度和(AVcc-AVss)/2。 11-3的功能為利用MSP430F15/16x系列的DA轉(zhuǎn)換模塊，從DAC通道0(P6.6)輸出鋸齒波，從DAC通道1(P6.7)輸出正弦 波。 12-1功能為使用斜邊AD轉(zhuǎn)換方法測(cè)量外部輸入電壓。 12-2功能為測(cè)量電阻的阻值。
上傳時(shí)間： 2015-04-30
上傳用戶：wxhwjf
7通道AD轉(zhuǎn)換程序，實(shí)現(xiàn)多通道數(shù)據(jù)采集系統(tǒng)方案
標(biāo)簽： AD轉(zhuǎn)換 程序
上傳時(shí)間： 2015-12-11
上傳用戶：yan2267246
NI公司的PCI-6120四通道電壓測(cè)量卡控制程序。該程序主要用VC實(shí)現(xiàn)對(duì)PCI-6120測(cè)量卡控制，測(cè)量多通道電壓。
上傳時(shí)間： 2014-12-04
上傳用戶：guanliya
AT89C2051制作紅外線多路遙控器，多通道，操作簡單
上傳時(shí)間： 2016-10-21
上傳用戶：trepb001
采用VHDL語言設(shè)計(jì)一個(gè)4通道的數(shù)據(jù)采集控制模塊。系統(tǒng)的功能描述如下： 1.系統(tǒng)主時(shí)鐘為100 MHz。 2.數(shù)據(jù)為16位-數(shù)據(jù)線上連續(xù)2次00FF后數(shù)據(jù)傳輸開始。 3.系統(tǒng)內(nèi)部總線寬度為8位。 4.共有4個(gè)通道（ch1、ch2、ch3、ch4），每個(gè)通道配備100 Bytes的RAM，當(dāng)存滿數(shù)據(jù)后停止數(shù)據(jù)采集并且相應(yīng)通道的狀態(tài)位產(chǎn)生報(bào)警信號(hào)。 5.數(shù)據(jù)分為8位串行輸出，輸出時(shí)鐘由外部數(shù)據(jù)讀取電路給出。 6.具備顯示模塊驅(qū)動(dòng)功能。由SEL信號(hào)設(shè)置顯示的通道，DISPLAY信號(hào)啟動(dòng)所選通道RAM中數(shù)值的顯示過程。數(shù)值順次顯示一遍后顯示結(jié)束，可以重新設(shè)定SEL的值選擇下一個(gè)通道。模塊數(shù)據(jù)線為8位，顯示器件為4個(gè)8段LED。 7.數(shù)據(jù)采集模式如下：單通道采集（由SEL信號(hào)選擇通道），多通道順次采集（當(dāng)前通道采滿后轉(zhuǎn)入下一通道），多通道并行采集（每通道依次采集一個(gè)數(shù)據(jù)）。模式由控制信號(hào)MODE選擇，采集數(shù)據(jù)的總個(gè)數(shù)由NUM_COLLECT給出。 8.數(shù)據(jù)采集過程中不能讀取，數(shù)據(jù)讀取過程中不能采集
上傳時(shí)間： 2013-12-25
上傳用戶：zycidjl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
