有線通信方式由于具有保密性高、抗干擾能力強在軍事通信中倍受青睞,因此,對軍用有線通信設備的研究和設計具有十分重要的戰略意義.TBJ-204型野戰20線程控交換機是一種小型背負式模擬空分程控用戶交換機,用于裝備全軍各兵種的作戰、演習和緊急搶險等行動.該項目以該交換機為研究對象,在詳細分析原設備的系統結構和功能實現方式的基礎上,指出該機型在使用過程中存在技術相對陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時結合系統的低功耗需求和優化人機接口設計,本文提出基于"單片機+CPLD/FPGA體系結構"的集成化設計方案:①在CPLD中實現信號音分頻和計時頻率生成電路、20路用戶LED狀態控制電路;②CPLD與單片機以總線接口方式實現譯碼、數據和控制信號鎖存功能的VHDL設計;③基于低功耗設計的器件選型方案和單片機待機模式設計;④人機接口的LCD菜單操作方式.該文詳細介紹了改型設備的研制過程,包括CPLD片內功能設計實現、主控制板和用戶板各功能模塊工作原理和設計實現、各硬件模塊功能測試等,最后給出了局內呼叫處理功能和話務員服務功能的軟件實現流程.文章結尾介紹了改型設備的系統性能,它將實現更高的可靠性、保密性和抗干擾能力,同時具備低功耗和小型化的優點.最后,該文總結了項目設計中使用的關鍵技術,指出了設計的創新意義和將來的工作.
上傳時間: 2013-04-24
上傳用戶:啊颯颯大師的
5月1日凌晨發布第一測試版 功能介紹: 1.生成中英文數字混合的字符串的字模數據. 2.可選擇字體,大小,并且可獨立調整文字的長和寬,生成任意形狀的字符。 3.各種旋轉,翻轉文字功能 4.任意調整輸出點陣大小,并任意調整字符在點陣中的位置。 5.字模數據輸出可自定義各種格式,系統預設了C語言和匯編語言兩種格式,并且可自己 定義出新的數據輸出格式;每行輸出數據個數可調。 6.支持四種取模方式:逐行(就是橫向逐行取點),逐列(縱向逐列取點),行列(先 橫向取第一行的8個點作為第一個字節,然后縱向取第二行的8個點作為第二個字節……), 列行(先縱向取第一列的前8個點作為第一個字節,然后橫向取第二列的前8個點作為第二個 字節……) 7.支持陰碼(亮點為1),陽碼(亮點為0)取模 8.支持縱向(第一位為低位)(,倒向第一位為高位)取模 9.輸出數制可選16進制或10進制 10.可生成索引文件,用于在生成的大量字庫中可快速檢索到需要的漢字 11.動態液晶面板彷真,可調節彷真面板象素點大小和顏色 12.圖形模式下可任意用鼠標作畫,左鍵畫圖,右鍵擦圖。 12.旋轉,翻轉,平移等字符模式下的功能也可用與對BMP圖象的處理 版本為pctolcd1.94 5月1日晚上發布第二測試版 更新如下: 1.增加鎖定點陣大小功能,例如可鎖定24X24點陣大小,然后調節獨立調節字點陣的大小 2.增加熱鍵功能,可用光標配合Ctrl,Shift對文字大小和位置修改 3.增加精簡輸出格式選項 4.把文字輸入框換成了文字輸入組合框,這樣就可以保存歷史紀錄。 5.輸出數據會自動清除以前的數據 6.可隱藏自定義格式,簡化操作 7.一些小的BUG修正。 版本為pctolcd2.03 5月3日凌晨發布第三測試版 更新如下: 1.增加了一些小東西,例如演示動畫一類的,我懶的一一寫了 2.改掉一些可惡的小BUG,例如點陣輸入框的自動完成。 3.增加大量文字處理和導入TXT文本文件功能,并且可以去除文本中的空白和重復字符, 可以對文本進行排序,適合于生成小字庫。我這里測試是3萬多字的TXT文件在2分鐘內轉成16X16點陣的字庫文件。 版本號為pctolcd2.53 由于本軟件側重于對字符的處理,所以在圖象方面功能較弱,請見晾。 5月8日發布正式版 正式版已經開始朝著液晶字庫生成軟件的方向進化了,我在后來的更新中把主要精力也放 在這部分,由于我目前還沒有發現有同類的軟件具備這個功能,也無法得到任何的參考,只能 自己摸索前進,所以如果還有不方便的地方請大家多提意見. 具體更新如下: 1.重寫大部分的內核代碼以配合漢字庫生成的功能,目前這個內核已經進行了反復的測試, 相信穩定性和速度較前一版本有了巨大的提高. 2.去掉那個比較愚蠢的熱鍵區了,因為用處不大 3.增加漢字庫生成功能,這是最重要的改進之處,下文將詳細介紹. 4.修正許多小BUG,使軟件更加成熟些. 5月12日發布完美版 這次發布的PCtoLCD2002完美版與前一版本相比沒有增加太多的功能,因為我覺得現有的這些功能已經足夠用于生成各種字模的需要了,所以完美版的主要工作是反復測試,精心去除各種BUG,以及調節一些細微之處,目的當然就是追求完美!不過世上不會有真正完美的東西,這個軟件也不例外,而且這個軟件從頭至尾全部是我一個人編寫完成,精力有限,難免會顧此失彼,如果大家發現了這個版本中存在的BUG,請及時告訴我。 更新說明: 1。界面采用新的字體,不會再有那種難看的黑色粗體字,比以前的要漂亮多了。 2。加入全面的提示幫助,盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴展名的一些BUG,不會總是加上FON的擴展名了。 4。修正生成字模數據的一些格式BUG,現在生成的C51格式字模數據基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數據格式調整項,允許用戶更自由的定制自己需要的數據格式 6。最重要的更新:全面支持保存當前設置功能,用戶設置的字模格式,主窗口狀態和字庫生成窗口選項信息均可保存,下一次打開窗口時不用重新設置。 7。修正了新建圖象時會自動跳到圖形模式的BUG 8。增加輸出緊湊格式數據選項,可以生成不包含空白行的字模數據。 9。完善了每行數據顯示個數的功能,可以任意設置每行顯示的數據個數,并同時可以設置每行索引數據顯示個數。 10。修正了取模說明的一些錯誤,并改動了格式。 11。現在當用戶選擇10進制輸出時,會自動去掉生成字模數據前的“0x",或后面的“H”,選擇16進制時則會自動加上。 12。對各個窗體重新設計以全面適應最大化的需要,如果您覺得當前窗口不夠大,可以最大化使用。 13。增加生成英文點陣字庫功能,可自動生成ASCII碼從0-127的任意點陣字庫,使用方法同生成國標點陣字庫功能。 14。再次優化代碼,去掉各種調試信息,使程序速度再快一些。 15。還有許多細微的調整我記不清了…… 需要注意的地方: 在測試的過程中我發現了一個問題:在WIN98或WINME下當用戶直接生成特大點陣的字模時(例如320*320,1024*768的漢字字模),此時由于數據量非常龐大,而WIN98/WINME會有64K的數據容量限制,所以在主窗口中是無法得到全部的字模數據的,這時您需要使用字庫生成功能,通過形成一個數據文件才能得到完整的字模數據。 我認為到現在這個軟件功能已經很完善了,但可能使用上有點不方便,如果你有什么不明白 的地方,可以發帖子或發MAIL詢問
上傳時間: 2013-07-26
上傳用戶:sssnaxie
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率,但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上,確定了并行編碼的CAVLC編碼器結構框圖,并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優化設計,這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后,用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間: 2013-06-04
上傳用戶:libenshu01
大圓機是一種涉及到計算機、機械、電子、控制等諸多領域,比較復雜的典型機電一體化產品。近幾年來,伴隨著我國針織行業的快速發展,大圓機的需求日益加大,傳統的基于MCU面板控制和采用薄膜按鍵方式的大圓機控制系統已經無法滿足需求。隨著微處理器技術的發展,嵌入式技術以其高集成度和高穩定性、高性價比在工控領域有著廣闊的應用前景。 近幾年,隨著嵌入式技術的發展,對人機界面的要求越來越高,友好的圖形人機界面為嵌入式系統的人機交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實現快速開發,而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面,完成各種應用程序的開發。因此已經被越來越多的領域所采用。 本文在對大圓機系統的功能和控制要求進行分析的基礎上,提出了一個以ARM微處理器和CPLD器件為中心構建硬件平臺、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機控制系統解決方案。 此方案中的硬件平臺由主CPU核心應用系統電路、人機交互接口電路、協處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內核的S3C44BOX處理器,人機交互接口電路采用觸摸屏和LCD液晶顯示器,為了解決閉環控制的問題,采用了CPLD作為協處理器,進行外圍擴展構成控制電路,軟件部分包括uC/OS-Ⅱ、Boot Loader、設備驅動程序、人機界面和主控制應用程序等。其中Boot Loader支持系統啟動,程序下載到RAM執行和燒寫到Flash存儲器等功能,而人機界面和主控制應用程序則基于設備驅動程序實現了對于大圓機系統的控制。 與傳統的基于MCU或工控機的大圓機控制系統相比,基于此設計方案實現的控制系統具有低成本、高集成度和高性能等特點,具有較大的實用價值和廣闊的應用前景。
上傳時間: 2013-07-13
上傳用戶:皇族傳媒
波前處理機是自適應光學系統中實時信號處理和運算的核心,隨著自適應光學系統得發展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數據進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況,接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型,并通過分析DSP芯片以及DSP系統的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統,發揮了DSP和FPGA兩者的優勢,能更好地提高圖像處理系統實時性能,同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件,接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計,并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上,在制作PCB電路板的過程中,針對高速電路設計中易出現的問題,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計,包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計,介紹了SDRAM的基本操作和工作時序,重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程,并給出了部分的調試結果。 該系統主要優點有:實時性、高速性。硬件設計的執行速度,在高速DSP和FPGA中實現信號處理算法程序,保證了系統實時性的實現;性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間: 2013-04-24
上傳用戶:firstbyte
隨著圖像處理技術和投影技術的不斷發展,人們對高沉浸感的虛擬現實場景提出了更高的要求,這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像,再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果,投影的屏幕往往被設計為柱面屏幕,甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化,而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中,要實現高臨感的多屏幕無縫拼接以及曲面組合顯示,顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術,實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機,它實時采集圖形服務器,或者PC的圖像信號,通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合,在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片,并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊,用于上電時對系統在圖像變化處理時所需參數進行傳遞,并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法,接著提出了系統的設計方案及模塊劃分,然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法,最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間: 2013-04-24
上傳用戶:1047385479
在視頻傳輸系統中,最大障礙是視頻數據的大數據量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸的JPEG圖像。本文根據JPEG基本壓縮模式,通過前端圖像采集芯片輸出標準的4:2:2格式的圖像流,在XILINX公司的SPARTAN IIE芯片下壓縮,獲得了良好效果,壓縮比達到10:1。中間的各個環節同MATLAB下同等壓縮相比,除了精度上有點差別外,基本一致。同專用芯片相比,比專用芯片靈活得多,FPGA內部全部是可編程,燒寫不同的程序便可實現不同的壓縮。同DSP相比,壓縮時間極大的提高,同周霖的“基于DSP技術的靜態圖像壓縮編碼”一文中編碼所需的時間進行比較(DCT變換消耗4224個指令,量化Z排序耗960指令,huffman編碼至少耗1400指令),假設令其采用6000系列DSP,指令周期為6ns,運算速度為1336MIPS。壓縮一個8*8DCT塊,采用高檔的DSP,消耗39tJs,而采用27M的FPGA只需6us,若采用FPGA內部自帶的DLL將時鐘倍頻到54M,則只需要3us.本設計同傳統的壓縮實現方式相比,在速度和靈活性上有了極大的提高。
上傳時間: 2013-04-24
上傳用戶:TI初學者
數字存儲示波器(DSO)上世紀八十年代開始出現,由于當時它的帶寬和分辨率較低,實時性較差,沒有具備模擬示波器的某些特點,因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展,尤其是高速模/數(A/D)轉換器及半導體存儲器(RAM)的發展,數字存儲示波器的采樣速率和實時性能得到了很大的提高,在工程測量中,越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz,分辨率為8Bits,實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析,提出了FPGA+ARM架構的技術方案。然后,本文分模塊詳細敘述了整機系統中部分模塊,包括前端高速A/D轉換器和FPGA的硬件模塊設計,數據處理模塊軟件的設計,以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統DSO架構的基礎上,提出了本系統的設計思想和實現方案。在高速A/D選擇上,國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500,利用其雙邊沿采樣模式(DES)實現對單通道1GHz的采樣速率,并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元,提高了系統的集成度和穩定性。其中,FPGA緩沖單元完成對不同時基情況下多通道數據的抽取,處理單元完成對數據正弦內插的計算,而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成,不僅充分利用了FPGA內豐富的邏輯資源,而且降低了整機成本,也減少了電路規模。 最后,利用ChipscopePro工具對采樣系統進行調試,并分析了數據中的壞數據產生的原因,提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。
上傳時間: 2013-07-07
上傳用戶:asdkin
隨著電子技術和計算機技術的飛速發展,視頻圖像處理技術近年來得到極大的重視和長足的發展,其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時,處理速度慢,執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖;其次選擇視頻轉換芯片SAA7113,完成視頻圖像采集模塊的設計,主要分三步完成:1)配置視頻轉換芯片的工作模式,完成視頻轉化芯片SAA7113的初始化:2)通過分析輸出數據流的格式標準,來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號,并根據控制信號,用Verilog硬件描述語言編程實現圖像數據的采集;3)分析SRAM的讀寫控制時序,采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件,在ISE Simulator仿真環境進行程序測試與運行,并分析仿真結果,驗證了數據采集和存儲的正確性;最后,對常用視頻圖像算法的MATLAB仿真,選擇適當的算子,采用工具MATLAB、System Generator for DSP和ISE,利用模塊構建方式,搭建視頻算法平臺,實現圖像平滑濾波、銳化濾波算法,在Simulink中仿真并自動生成硬件描述語言和網表,對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間: 2013-07-28
上傳用戶:lingzhichao
H.264視頻編解碼標準以其高壓縮比、高圖像質量、良好的網絡適應性等優點在數字電視廣播、網絡視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內預測的速度,對于實時性要求較高的場合具有重大的意義。為此,論文在總結國內外相關研究的基礎上,針對H.264幀內預測的軟件實現具有運算量大、實時性差等缺點,提出了一種基于FPGA的高并行、多流水線結構的幀內預測算法的硬件實現。 論文在詳細闡述H.264幀內預測編碼技術的基礎上,分析了17種預測模式算法,通過Matlab仿真建模,直觀地給出了預測模式的預測效果,并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響,以此為根據對幀內預測模式進行裁剪。接著論文提出了基于FPGA的幀內預測系統的設計方案,將前段采集劍的RGB圖像通過色度轉換模塊轉換成YCbCr圖像,存入片外SDRAM中,控制模塊負責讀寫數掘送入幀內預測模塊進行處理。幀內預測模塊中,采用一種并行結構的可配置處理單元,即先求和再移位最后限幅的電路結構,來計算各預測模式下的預測值,極大地減小了預測電路的復雜度。針對預測模式選擇算法,論文采用多模式并行運算的方法,即多個結構相同的殘差計算模塊,同時計算各種預測模式對應的SATD值,充分發揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法,采用蝶形快速變換、流水線設計提高硬件的工作效率。最后,論文設計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。 整個幀內預測系統被劃分成多個功能模塊,采用層次化、模塊化的設計思想,并采用流水線結構和乒乓操作來提高系統的并行性、運行速度和總線利用率。所有模塊用Verilog語言設計,由Modelsim仿真和集成開發環境ISE9.1綜合。仿真與綜合結果表明,系統時鐘頻率最高達到106.7MHz。該設計在完成功能的基礎上,能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統進行了有益的探索,具有一定的實用價值。
上傳時間: 2013-07-21
上傳用戶:ABCD_ABCD