成人乱码手机视频,国产乱码精品一区二区三区不卡,成人精品天堂一区二区三区

定時同步

低速永磁同步電動機的設(shè)計研究

·摘　要:詳細介紹和分析了用于電梯的無齒輪低速永磁同步電動機(以下簡稱PMSM) 產(chǎn)生轉(zhuǎn)矩波動的原因和消除轉(zhuǎn)矩波動的種種對策。樣機已經(jīng)裝梯試驗,試驗結(jié)果證明了設(shè)計思想的正確性。

標簽： 低速永磁同步電動機

上傳時間： 2013-07-04

上傳用戶：ccclll
STM32的TIM1_CC1觸發(fā)雙ADC作同步規(guī)則轉(zhuǎn)換

TIM1_CC1觸發(fā)雙ADC作同步規(guī)則轉(zhuǎn)換，DMA存儲轉(zhuǎn)換結(jié)果。請使用\MDK-ARM(uV4)下的Keil工程文件，已調(diào)試通過。

標簽： STM ADC TIM 32

上傳時間： 2013-08-01

上傳用戶：zhliu007
針對醫(yī)療系統(tǒng)基于ADC0809的多通道同步數(shù)據(jù)采集

多通道同步數(shù)據(jù)采集系統(tǒng)的典型模型,并針對醫(yī)療系統(tǒng)設(shè)計完成了基于ADC0809的多通道同步數(shù)據(jù)采集裝\r\n置,采集綜合運用了光耦隔離及抗干擾、自修復(fù)等技術(shù),提高了系統(tǒng)的性價比。\r\n

標簽： 0809 ADC 醫(yī)療系統(tǒng) 多通道

上傳時間： 2013-08-08

上傳用戶：busterman
使用Verilog編寫的同步FIFO

使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。

標簽： Verilog FIFO 編寫

上傳時間： 2013-08-12

上傳用戶：ljt101007
FPGA可促進嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能

FPGA可促進嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章

標簽： FPGA 嵌入式系統(tǒng) 性能

上傳時間： 2013-08-20

上傳用戶：liuwei6419
基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究

針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實驗中,使用了現(xiàn)場可編程門陣列( FPGA) 來實現(xiàn)各模塊的邏輯功能。最終實現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗證了動態(tài)內(nèi)存核[7 ]的實用性。

標簽： Sdram SDR RAM LED

上傳時間： 2013-08-21

上傳用戶：sjw920325
FPGA異步時鐘設(shè)計中的同步策略

FPGA異步時鐘設(shè)計中的同步策略，需要

標簽： FPGA 異步時鐘策略

上傳時間： 2013-08-23

上傳用戶：540750247
altera fpga 基于vhdl,實現(xiàn)vga的同步block

altera fpga 基于vhdl,實現(xiàn)vga的同步block.

標簽： altera block fpga vhdl

上傳時間： 2013-08-26

上傳用戶：hn891122
基于FPGA的新型數(shù)據(jù)位同步時鐘提取(CDR)實現(xiàn)方法

基于FPGA的新型數(shù)據(jù)位同步時鐘提取(CDR)實現(xiàn)方法

標簽： FPGA CDR 數(shù)據(jù) 位同步時鐘

上傳時間： 2013-08-28

上傳用戶：huyahui
基于FPGA 的OFDM 寬帶數(shù)據(jù)通信同步系統(tǒng)設(shè)計與實現(xiàn)

這是篇, 覺得甚是有用，大家共同學學。

標簽： FPGA OFDM 寬帶數(shù)據(jù) 同步系統(tǒng)

上傳時間： 2013-08-31

上傳用戶：ming52900

_{<label id="16666"></label>}