主要介紹了等精度頻率測量原理，該原理具有在整個測試頻段內(nèi)保持高精度頻率\r\n測量的優(yōu)點 同時在該原理基礎上，采用了Verilog HDL語言設計了高速的等精度測頻\r\n模塊，并且利用EDA開發(fā)平臺QUARTUS11 3 .0對CPLD芯片進行寫人，實現(xiàn)了計數(shù)等\r\n主要邏輯功能 還使用C語言設計了該等精度頻率計的主控程序以提高測量精度。本設\r\n計實現(xiàn)了對頻率變化范圍較大的信號進行頻率測量，能夠滿足高速度、高精度的測頻要\r\n求。
標簽： 等精度 測量原理 頻率
上傳時間： 2013-08-16
上傳用戶：chenbhdt
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設計使用流程
標簽： EDK9 ISE9 流程
上傳用戶：sunjet
基于等精度測量原理的頻率計，AT89S52和CPLD,有詳細注釋。測量準確。
標簽： 等精度 測量原理 頻率計
上傳時間： 2013-08-18
上傳用戶：3到15
nois中基于c的ddr等存儲器的checksum的實現(xiàn).
標簽： checksum nois ddr 存儲器
上傳時間： 2013-08-26
上傳用戶：1966640071
智能機器小車主要完成尋跡功能，由機械結(jié)構(gòu)和控制單元兩個部分組成。機械結(jié)構(gòu)是一個由底盤、前后輔助輪、控制板支架、傳感器支架、左右驅(qū)動輪、步進電機等組成。控制單元部分主要由主要包含傳感器及其調(diào)理電路、步進電機及驅(qū)動電路、控制器三個部分。本設計的核心為控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作主控芯片。CPLD芯片的設計主要在MAX+plusⅡ10.0環(huán)境下利用VHDL語言編程實現(xiàn)。驅(qū)動步進電機電路主要利用ULN2803作為驅(qū)動芯片。
標簽： CPLD 設計實現(xiàn) 智能機
上傳時間： 2013-08-30
上傳用戶：ve3344
脈沖壓縮技術(shù)是指對雷達發(fā)射的寬脈沖信號進行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼)，并在接收端對回波寬脈沖信號進行脈沖壓縮處理后得到窄脈沖的實現(xiàn)過程。脈沖壓縮有效地解決了雷達作用距離與距離分辨率之間的矛盾，可以在保證雷達在一定作用距離下提高距離分辨率。\r\n
標簽： 調(diào)頻 脈沖 壓縮技術(shù) 寬
上傳時間： 2013-08-31
上傳用戶：王楚楚
EDA 實驗原代碼 包括數(shù)字脈沖 觸發(fā)器 和交通燈等
標簽： EDA 實驗 代碼 交通燈
上傳時間： 2013-09-01
上傳用戶：wdq1111
基于ARM平臺的等精度數(shù)字顯示頻率計的設計,已通過測試
標簽： ARM 等精度 數(shù)字顯示 頻率計
上傳時間： 2013-09-04
上傳用戶：誰偷了我的麥兜
在Allegro中等長設置的高級應用\r\n――Memory部分等長設置
標簽： Allegro Memory 等長設置 分
上傳時間： 2013-09-06
上傳用戶：VRMMO
Allegro中關(guān)于XNet的等長設置,為PDF格式，方便大家下載使用
標簽： Allegro XNet 等長設置
上傳用戶：thing20
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
