研制發(fā)射微小衛(wèi)星，是我國(guó)利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類的重要途徑?，F(xiàn)代微小衛(wèi)星在短短20年里能取得長(zhǎng)足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點(diǎn)：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信道的多徑和各種噪聲的影響，信號(hào)在接收端會(huì)引起差錯(cuò)，通過(guò)信道編碼環(huán)節(jié)，可對(duì)這些不可避免的差錯(cuò)進(jìn)行檢測(cè)和糾正。 在微小衛(wèi)星通信鏈路中，信道編碼器的任務(wù)是差錯(cuò)控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)CCSDS標(biāo)準(zhǔn)的鏈接碼進(jìn)行信道編碼，即內(nèi)碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進(jìn)行交織操作。其中，里德-索羅蒙碼(簡(jiǎn)稱RS碼)是一種重要的非二進(jìn)制BCH碼，是分組碼中糾錯(cuò)能力最強(qiáng)的糾錯(cuò)碼，一次可以糾正多個(gè)突發(fā)錯(cuò)誤，廣泛地用于空間通信中。 本文針對(duì)南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求，在用SystemView和C語(yǔ)言仿真的基礎(chǔ)上，用硬件描述語(yǔ)言Verilog設(shè)計(jì)了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進(jìn)行了功能仿真，并通過(guò)Xilinx公司的軟件ISE對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號(hào)為XC3S2000的FPGA芯片中，完成了電路的設(shè)計(jì)并實(shí)現(xiàn)了編碼譯碼的功能，表明本文設(shè)計(jì)的信道編解碼器的正確性和實(shí)用性，滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
上傳時(shí)間： 2013-08-01
上傳用戶：lili123
隨著集成電路的設(shè)計(jì)規(guī)模越來(lái)越大，F(xiàn)PGA為了滿足這種設(shè)計(jì)需求，其規(guī)模也越做越大，傳統(tǒng)平面結(jié)構(gòu)的FPGA無(wú)法滿足實(shí)際設(shè)計(jì)需求。首先是硬件設(shè)計(jì)上的很難控制，其次就是計(jì)算機(jī)軟件面臨很大挑戰(zhàn)，所有復(fù)雜問(wèn)題全部集中到布局布線(P&R)這一步，而實(shí)際軟件處理過(guò)程中，P&R所占的時(shí)間比例是相當(dāng)大的。為了緩解這種軟件和硬件的設(shè)計(jì)壓力，多層次化結(jié)構(gòu)的FPGA得以采用。所謂層次化就是可配置邏輯單元內(nèi)部包含多個(gè)邏輯單元(相對(duì)于傳統(tǒng)的單一邏輯單元)，并且內(nèi)部的邏輯單元之間共享連線資源，這種結(jié)構(gòu)有利于減少芯片面積和提高布通率。與此同時(shí)，F(xiàn)PGA的EDA設(shè)計(jì)流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認(rèn)為是工藝映射的后處理，也可認(rèn)為是布局和布線模塊的預(yù)處理，這一步不僅需要考慮打包，還要考慮布線資源的問(wèn)題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對(duì)FPGA的性能影響是相當(dāng)大的。 本文通過(guò)研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時(shí)減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù)，從而達(dá)到減少布線所需的通道數(shù)。該算法和以前的算法相比較，無(wú)論從面積，還是通道數(shù)方面都有一定的改進(jìn)。算法的時(shí)間復(fù)雜度仍然是線性的。與此同時(shí)本文還對(duì)FPGA的可配置邏輯單元內(nèi)部連線資源做了分析，如何設(shè)計(jì)可配置邏輯單元內(nèi)部的連線資源來(lái)達(dá)到即減少面積又保證芯片的步通率，同時(shí)還可以提高運(yùn)行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個(gè)芯片的解決方案。以解決FPGA由于容量限制，而無(wú)法實(shí)現(xiàn)某些特定電路原型驗(yàn)證。該算法綜合考慮影響多塊芯片性能的各個(gè)因數(shù)，采用較好的目標(biāo)函數(shù)來(lái)達(dá)到較優(yōu)結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：zhaoq123
《電磁兼容和印刷電路板》集理論和實(shí)踐于一體，適合于那些涉及邏輯設(shè)計(jì)和PCB布局設(shè)計(jì)的工程技術(shù)人員，測(cè)試工程師和技師，從事機(jī)械、加工、制造和兼容調(diào)試工作的人員，EMC顧問(wèn)以及負(fù)責(zé)對(duì)硬件工程設(shè)計(jì)進(jìn)行監(jiān)察的人員閱讀參考。
上傳時(shí)間： 2013-07-06
上傳用戶：wang0123456789
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵?？刂葡到y(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問(wèn)題的器件 4、使用應(yīng)力對(duì)可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級(jí) 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來(lái)源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計(jì) 1、簡(jiǎn)化設(shè)計(jì) 2、容差與漂移設(shè)計(jì) 3、冗余設(shè)計(jì) 4、低功耗設(shè)計(jì) 5、潛在通路分析 6、電磁兼容設(shè)計(jì) 7、均衡設(shè)計(jì) 七、印制電路版的可靠性設(shè)計(jì) 1、PCB的布局設(shè)計(jì) 2、PCB的布線設(shè)計(jì) 3、PCB的熱設(shè)計(jì) 4、PCB的裝配 八、噪聲測(cè)試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評(píng)估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測(cè)
標(biāo)簽： 應(yīng)用可靠性 線路設(shè)計(jì)
上傳時(shí)間： 2013-07-28
上傳用戶：mh_zhaohy
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問(wèn)題的器件 4、使用應(yīng)力對(duì)可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級(jí) 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來(lái)源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計(jì) 1、簡(jiǎn)化設(shè)計(jì) 2、容差與漂移設(shè)計(jì) 3、冗余設(shè)計(jì) 4、低功耗設(shè)計(jì) 5、潛在通路分析 6、電磁兼容設(shè)計(jì) 7、均衡設(shè)計(jì) 七、印制電路版的可靠性設(shè)計(jì) 1、PCB的布局設(shè)計(jì) 2、PCB的布線設(shè)計(jì) 3、PCB的熱設(shè)計(jì) 4、PCB的裝配 八、噪聲測(cè)試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評(píng)估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測(cè)
標(biāo)簽： 應(yīng)用可靠性
上傳時(shí)間： 2013-04-24
上傳用戶：刺猬大王子
RealView Developer Suite工具是ARM公司是推出的新一代ARM集成開(kāi)發(fā)工具。支持所有ARM 系列核，并與眾多第三方實(shí)時(shí)操作系統(tǒng)及工具商合作簡(jiǎn)化開(kāi)發(fā)流程。開(kāi)發(fā)工具包含以下組件： ? 完全優(yōu)化的ISO C/C++編譯器 ? C++ 標(biāo)準(zhǔn)模板庫(kù) ? 強(qiáng)大的宏編譯器 ? 支持代碼和數(shù)據(jù)復(fù)雜存儲(chǔ)器布局的連接器 ? 可選 GUI調(diào)試器 ? 基于命令行的符號(hào)調(diào)試器(armsd) ? 指令集仿真器 ? 生成無(wú)格式二進(jìn)制工具、Intel 32位和Motorola 32位ROM映像代碼
上傳時(shí)間： 2013-08-02
上傳用戶：夢(mèng)不覺(jué)、
從生產(chǎn)制作工藝的角度介紹了多層印制電路板(以下簡(jiǎn)稱多層板)設(shè)計(jì)時(shí)應(yīng)考慮的主要因素,闡述了外形與布局,層數(shù)與厚度,孔與焊盤(pán),線寬與間距的影響因素,設(shè)計(jì)原則及其計(jì)算關(guān)系.文中結(jié)合生產(chǎn)實(shí)踐對(duì)重
上傳時(shí)間： 2013-05-25
上傳用戶：wdq1111
PADS基礎(chǔ)入門(mén)視頻教程 1、PADS Layout的目標(biāo)嵌入.avi 2、創(chuàng)建PCB封裝.avi 3、創(chuàng)建管腳封裝.avi 4、導(dǎo)線的連接.avi 5、繪制圖形.avi 6、基本元器件的放置.avi 7、建立覆銅的外邊框.avi 8、手動(dòng)布線.avi 9、手工布局.avi 10、縮放操作.avi 11、顏色參數(shù)設(shè)置.avi 12、在多板向?qū)е薪⒍喟屙?xiàng)目的方法.avi
上傳時(shí)間： 2013-06-29
上傳用戶：han0097
遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問(wèn)題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問(wèn)題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。 本文對(duì)遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時(shí)提高算法的綜合性能，本文還對(duì)現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語(yǔ)言編寫(xiě)源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過(guò)功能仿真、綜合、布局布線、時(shí)序仿真和下載等一系列步驟，實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問(wèn)題，給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對(duì)硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問(wèn)題進(jìn)行了討論，并對(duì)本課題未來(lái)的研究進(jìn)行了展望。
標(biāo)簽： FPGA 算法 硬件 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-07-22
上傳用戶：誰(shuí)偷了我的麥兜
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
