久久天天躁狠狠躁夜夜躁,欧美日韩国产999,国产精品毛片a∨一区二区三区

并行方式

基于FPGA技術的激光測距系統研究

本文的研究內容是在激光測距項目基礎上進行的，分析了各種激光測距方法的利弊，最終選用脈沖激光測距的實現方式，并且對脈沖激光測距系統做了深入研究。本文設計了以FPGA為核心的信號處理模塊，實現了對激光信號的編碼和譯碼、對激光發射控制時鐘的分頻、和內部PLL倍頻實現內部高頻計時時鐘等，提高了系統的精度和穩定性。使用并行脈沖計數法，提高了計時精度，分析了可能產生誤差的原因，并且對結果做了相應的修正，減小了激光測距系統的誤差。并且制定了四種工作模式，可以根據不同的實際環境選擇相應的測距模式，以達到最好的測量效果。在接收方面突破以往普通的被動接收方式，提出了利用窗函數接收回波的主動接收方式，結合窄帶濾光片的濾光效果，提高了系統的抗干擾性能。從課題要求出發，本激光測距系統實現了體積小、功耗低的特點，測量距離相對較近(0.5-50米)，屬于近距測量系統。

標簽： FPGA 激光測距系統研究

上傳時間： 2013-04-24

上傳用戶：wyaqy
卷積編碼和維特比譯碼的FPGA實現

由于其很強的糾錯性能和適合硬件實現的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展，衛星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。其次，論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現策略，編譯碼器的時序、邏輯綜合等；根據軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。

標簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：mingaili888
實時三維信息獲取系統

三維彩色信息獲取系統目的是獲取對象的三維空間坐標和顏色信息。它是計算機視覺研究的重要內容，也是當前信息科學研究中的一個重要熱點。本文首先介紹了三維信息獲取技術的意義和實時可重構三維激光彩色信息獲取系統總體方案。該方案合理劃分了系統的圖像處理任務，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統結構及其工作原理和系統工作時序。本文還研究了圖像處理系統中的數字邏輯設計，總結出了較完整、規范化的設計流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規范化映射方法，總結了在視頻系統中的高級設計技巧，包括并行流水線技術和循環結構的硬件實現方式等。為了說明提出的設計方法，本文分析了基于自適應閾值的結構光條紋中心的方向模板快速檢測算法的硬件實現。該算法是把自適應閾值法與可變方向模板法相結合，具有穩定性好、精度高、計算簡單、數據存儲量小、實現速度快的特點，此外，該方法有利于硬件快速實現。實踐證明這種方法是實用的、有效的。本文的重點在于研制了具有完全自主知識產權的實時可重構三維激光彩色信息獲取系統中視頻圖像處理專用集成電路。該集成電路是實現系統快速算法的核心，使用現場可編程器FPGA器件EPlK50實現提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實現系統所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉化為RGB真彩色信號的數據鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機交互式共同快速完成提取人頭正側影輪廓線算法。該專用集成電路研制是整個實時可重構三維激光彩色信息獲取系統實現的關鍵。

標簽：

上傳時間： 2013-07-23

上傳用戶：lguotao
紋理映射算法研究與FPGA實現

紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。

標簽： FPGA 映射算法研究

上傳時間： 2013-04-24

上傳用戶：yxvideo
在PC上用并行口模擬I2C總線的C源代碼

在微機上模擬I2C總線的設計，用并行口的D0（PIN2）模擬SCL信號，用D1（PIN3）模擬SDA信號。

標簽： I2C 并行口模擬總線

上傳時間： 2013-07-14

上傳用戶：xuanchangri
基于FPGA的ADC并行測試方法研究

高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。　　本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。

標簽： FPGA ADC 并行測試方法研究

上傳時間： 2013-06-07

上傳用戶：gps6888
基于并行口的微步進電機控制系統

·摘　要:本文介紹基于計算機并行端口的微型步進電機控制系統。針對雙極型兩相步進電機，設計了由集成音頻功率放大器TDA1521組成的步進電機平衡橋式功率驅動電路；由計算機并行端口的數據端口組成步進電機的脈沖分配器，由軟件實現步進電機的脈沖分配、電機的速度控制和斷電相位記憶功能，通過對數據端口的擴展實現對6個步進電機的控制。

標簽： 并行口步進電機控制系統

上傳時間： 2013-07-15

上傳用戶：lepoke
神經網絡PID飛行控制算法的FPGA實現

神經網絡控制算法作為一種比較成熟的智能控制算法，在空空導彈的理論研究中也得到了很多應用，但它的實際應用通常是通過軟件實現的，而軟件實現是串行執行指令，運行速度慢，可靠性低，很難滿足實際導彈制導系統實時性的要求。控制算法硬件實現的最大特點就是可提高控制算法的實時運算速度和可靠性。本課題針對導彈制導系統，以FPGA為硬件平臺研究神經網絡控制算法的硬件實現。本文首先對BP神經網絡算法思想進行了深入分析，并對BP網絡的各個階段進行了理論推導，最后對BP神經網絡PID飛行控制算法進行了研究和總結，為硬件實現提供了理論基礎。基于對上述理論的深入研究和分析，本文提出了一種適合FPGA實現該神經網絡控制算法的硬件實現模型。在該模型中，神經網絡各層之間采用串行執行數據方式，層間則采用并行運行方式，可有效提高系統的運算速度。由于模塊化、層次化的自頂向下的模塊化設計方法可有效減少錯誤的產生，是設計復雜大規模系統的理想設計方法。本文采用了此設計方法，通過把系統模塊化，對各個子模塊分別用VHDL硬件描述語言進行描述，并基于QUARTUS II軟件開發平臺進行綜合和仿真，直到達到研究設計要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應用于某實際導彈控制系統的研究。理論分析和實驗結果表明該神經網絡飛行控制算法的FPGA硬件實現是有效可行的，可滿足系統實時性的要求，為制導系統的實際工程實現提供了基礎。

標簽： FPGA PID 神經網絡飛行控制

上傳時間： 2013-04-24

上傳用戶：冇尾飛鉈
LM3S ADC例程多種采樣觸發方式

LM3S系列ADC例程：多種采樣觸發方式

標簽： LM3S ADC 采樣觸發

上傳時間： 2013-05-29

上傳用戶：6546544
LM3S系列UART例程：以FIFO中斷方式發送

LM3S系列UART例程：以FIFO中斷方式發送

標簽： LM3S FIFO UART 中斷方式

上傳時間： 2013-04-24

上傳用戶：也一樣請求