<strike id="yuiqm"></strike>
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線(xiàn)協(xié)議以及參考國(guó)外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線(xiàn)接口芯片的設(shè)計(jì)方法。 從專(zhuān)用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線(xiàn)接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對(duì)結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類(lèi)型終端設(shè)計(jì)，最終通過(guò)工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來(lái)以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說(shuō)明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對(duì)其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過(guò)程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專(zhuān)門(mén)的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過(guò)驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線(xiàn)接口芯片測(cè)試系統(tǒng)，選擇TMS320LF2407作為主處理器，測(cè)試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過(guò)程提高測(cè)試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
標(biāo)簽： 1553B FPGA 總線(xiàn)接口 技術(shù)研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：sz_hjbf
數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線(xiàn)電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線(xiàn)基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿(mǎn)足目前對(duì)軟件無(wú)線(xiàn)電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線(xiàn)接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線(xiàn)接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過(guò)程控制上，通過(guò)VB程序編寫(xiě)了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶(hù)：lh25584
多功能車(chē)輛總線(xiàn)一類(lèi)設(shè)備是一個(gè)在列車(chē)通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國(guó)的新式列車(chē)大多采用列車(chē)通信網(wǎng)傳輸列車(chē)中大量的控制和服務(wù)信息。但使用的列車(chē)通信網(wǎng)產(chǎn)品主要為國(guó)外進(jìn)口，因此迫切需要研制具有自主知識(shí)產(chǎn)權(quán)的列車(chē)通信網(wǎng)產(chǎn)品。 論文以一類(lèi)設(shè)備控制器的設(shè)計(jì)為核心，采取自頂向下的模塊設(shè)計(jì)方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來(lái)分別實(shí)現(xiàn)對(duì)幀的發(fā)送與接收處理和對(duì)幀數(shù)據(jù)的提取與存儲(chǔ)處理。 同步層包含幀的識(shí)別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個(gè)模塊。幀識(shí)別模塊檢測(cè)幀的起始位并對(duì)幀類(lèi)型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來(lái)判斷曼徹斯特編碼的值，采樣的難點(diǎn)在于非理想信號(hào)帶來(lái)的采樣誤差，論文使用結(jié)合位同步的多點(diǎn)采樣法來(lái)提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時(shí)在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來(lái)的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲(chǔ)器為設(shè)計(jì)核心。MCU是控制器的核心，對(duì)接收的主幀進(jìn)行分析，判斷是從通信存儲(chǔ)器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲(chǔ)器。通信存儲(chǔ)器存儲(chǔ)設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡(jiǎn)化MCU的控制程序，論文固定了通信存儲(chǔ)器端口大小使MCU可以根據(jù)一個(gè)固定的公式進(jìn)行端口的遍歷從而簡(jiǎn)化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問(wèn)題而出現(xiàn)錯(cuò)誤，論文采用循環(huán)冗余檢驗(yàn)碼結(jié)合偶檢驗(yàn)擴(kuò)展來(lái)對(duì)傳輸數(shù)據(jù)進(jìn)行差錯(cuò)控制。 最后，使用FPGA和硬件描述語(yǔ)言Verilog HDL開(kāi)發(fā)出了MVB一類(lèi)設(shè)備。目前該一類(lèi)設(shè)備已運(yùn)用在SS4G電力機(jī)車(chē)的制動(dòng)控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過(guò)了TCN通信測(cè)試。一類(lèi)設(shè)備的成功研制為列車(chē)通信網(wǎng)中總線(xiàn)管理器等高類(lèi)設(shè)備的開(kāi)發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)。
標(biāo)簽： FPGA 多功能 總線(xiàn) 設(shè)備
上傳時(shí)間： 2013-07-27
上傳用戶(hù)：qazxsw
本文主要研究了認(rèn)知無(wú)線(xiàn)電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實(shí)現(xiàn)方法。首先，提出了認(rèn)知無(wú)線(xiàn)電頻譜感知功能的硬件實(shí)現(xiàn)框圖，包括射頻前端部分和數(shù)字信號(hào)處理部分，接著簡(jiǎn)單介紹了射頻前端電路的功能與特性，最后重點(diǎn)介紹了數(shù)字信號(hào)處理部分的FPGA實(shí)現(xiàn)與驗(yàn)證過(guò)程。 數(shù)字處理部分主要實(shí)現(xiàn)寬帶信號(hào)的短時(shí)傅立葉分析，將中頻寬帶數(shù)字信號(hào)通過(guò)基于多相濾波器組的下變頻模塊，實(shí)現(xiàn)并行多通道的數(shù)字下變頻，然后對(duì)每個(gè)信道進(jìn)行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號(hào)的時(shí)頻關(guān)系。整個(gè)系統(tǒng)主要包括：延時(shí)抽取模塊、多相濾波器模塊、32點(diǎn)開(kāi)關(guān)式流水線(xiàn)FFT模塊、滑動(dòng)窗緩沖區(qū)、256點(diǎn)流水線(xiàn)FFT模塊等。 本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個(gè)系統(tǒng)采用全同步設(shè)計(jì)，可穩(wěn)定工作于200MHz，其分析帶寬高達(dá)65MHz，具有很高的使用價(jià)值。
標(biāo)簽： FPGA 認(rèn)知無(wú)線(xiàn)電 感知功能 頻譜
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：bcjtao
隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個(gè)功能單元之間的連線(xiàn)間距越來(lái)越細(xì)密，基于探針的電路系統(tǒng)測(cè)試方法已經(jīng)很難滿(mǎn)足現(xiàn)在的測(cè)試需要。邊界掃描測(cè)試(BST)技術(shù)通過(guò)將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個(gè)引腳上，相當(dāng)于設(shè)置了施加激勵(lì)和觀測(cè)響應(yīng)的內(nèi)建虛擬探頭，通過(guò)該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測(cè)性和可控性，降低測(cè)試難度。針對(duì)這種測(cè)試需求，本文給出了基于FPGA的邊界掃描控制器設(shè)計(jì)方法。 完整的邊界掃描測(cè)試系統(tǒng)主要由測(cè)試控制部分和目標(biāo)器件構(gòu)成，其中測(cè)試控制部分由測(cè)試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個(gè)系統(tǒng)的核心，它主要實(shí)現(xiàn)JTAG協(xié)議的自動(dòng)轉(zhuǎn)換，產(chǎn)生符合IEEE標(biāo)準(zhǔn)的邊界掃描測(cè)試總線(xiàn)信號(hào)，而邊界掃描測(cè)試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設(shè)計(jì)一個(gè)能夠快速、準(zhǔn)確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測(cè)試的物理基礎(chǔ)、邊界掃描的測(cè)試指令及與可測(cè)性設(shè)計(jì)相關(guān)的標(biāo)準(zhǔn)，提出了邊界掃描控制器的總體設(shè)計(jì)方案。其次，采用模塊化設(shè)計(jì)思想、VHDL語(yǔ)言描述來(lái)完成要實(shí)現(xiàn)的邊界掃描控制器的硬件設(shè)計(jì)。然后，利用自頂向下的驗(yàn)證方法，在對(duì)控制器內(nèi)功能模塊進(jìn)行基于Testbench驗(yàn)證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設(shè)計(jì)思想，將所設(shè)計(jì)的邊界掃描控制器集成到SOPC中，構(gòu)成了基于SOPC的邊界掃描測(cè)試系統(tǒng)。并且對(duì)SOPC系統(tǒng)進(jìn)行軟硬件協(xié)同仿真，實(shí)現(xiàn)對(duì)邊界掃描控制器的功能驗(yàn)證后將其應(yīng)用到實(shí)際的測(cè)試電路當(dāng)中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對(duì)整個(gè)系統(tǒng)可行性進(jìn)行了測(cè)試。從測(cè)試結(jié)果看，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)，該邊界掃描控制器的設(shè)計(jì)方案是正確可行的。 本文設(shè)計(jì)的邊界掃描控制器具有自主知識(shí)產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測(cè)試系統(tǒng)，并且為SOPC系統(tǒng)提供了一個(gè)很有實(shí)用價(jià)值的組件，具有很明顯的現(xiàn)實(shí)意義。
上傳時(shí)間： 2013-07-20
上傳用戶(hù)：hewenzhi
計(jì)算機(jī)有關(guān)的接插件的引腳說(shuō)明,hlp格式。比如串口，并口，PS/2，VGA，PC2，SCSI,IDE，ATA等，均有詳細(xì)的引腳定義，還附送了幾個(gè)濾波器電路，十分值得收藏。
標(biāo)簽： 計(jì)算機(jī) 插件 接口 引腳
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：520
電力行業(yè)標(biāo)準(zhǔn)DL/T 645-2007：多功能電能表通信協(xié)議。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：wangdean1101
本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過(guò)Altera QuartusⅡ 4.1 和ModelSim
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-07-21
上傳用戶(hù)：ve3344
少見(jiàn)的12864萬(wàn)年歷，功能齊全12864+萬(wàn)年歷,非常適合單片機(jī)開(kāi)發(fā)的人用
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：東大小布
基于單片機(jī)的實(shí)驗(yàn)，對(duì)了解單片機(jī)的引腳，邏輯功能非常有價(jià)值；對(duì)電子設(shè)計(jì)大賽，課程設(shè)計(jì)都非常有幫助；實(shí)實(shí)在在的例子比純理論有趣的多
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：ISRING001
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
