亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

性價(jià)比更高

  • 在Altera 28nm FPGA上解決100-GbE線路卡設計挑戰

    支持40 GbE、100 GbE和Interlaken的高密度硬核MLD/PCS模塊,從而提高系統集成度。 寬帶數據緩沖,提供1,600-Mbps外部存儲器接口。 數據包處理和流量管理功能的高效實現。 更高的系統性能,同時保持功耗和成本預算不變。

    標簽: Altera FPGA 100 GbE

    上傳時間: 2013-10-16

    上傳用戶:liansi

  • 賽靈思三大創新系列28nm FPGA

    隨著行業的發展變化,人們對更高帶寬和更高系統級性能的需求似乎無止境,同時整個行業面臨著更嚴苛的功耗降低要求。與此同時,競爭壓力要求客戶必須在不影響產品創新和差異化的情況下不斷提高生產率。

    標簽: FPGA 28 nm 賽靈思

    上傳時間: 2013-11-17

    上傳用戶:cc1015285075

  • WP380 -賽靈思堆疊硅片互聯技術

        可編程技術勢在必行 — 用更少的資源實現更多功能 隨時隨地降低風險、使用可編程硬件設計平臺快速開發差異化產品 — 驅使人們不斷探索能夠提供更大容量、更低功耗和更高帶寬的 FPGA 解決方案,用來創建目前 ASIC 和 ASSP 所能提供的系統級功能。賽靈思已經開發出一種創新型 FPGA 設計和制造方法,能夠滿足“可編程技術勢在必行”的兩大關鍵要求。堆疊硅片互聯技術是新一代 FPGA 的基礎,不僅超越了摩爾定律,而且實現的功能能夠滿足最嚴格的設計要求。利用該技術,賽靈思縮短了批量交付最大型 FPGA 所需的時間,從而可以滿足最終客戶的批量生產需求。本白皮書將探討促使賽靈思開發堆疊硅片互聯技術的技術及經濟原因,以及使之實現的創新方法。

    標簽: 380 WP 賽靈思 堆疊硅片

    上傳時間: 2013-10-24

    上傳用戶:Yue Zhong

  • 差分線對的PCB設計要點

      信號完整性是高速數字系統中要解決的一個首要問題之一,如何在高速PCB 設計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經成為當今系統設計能否成功的關鍵。在這方面,差分線對具有很多優勢,比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩定的可靠性等。目前,差分線對在高速數字電路設計中的應用越來越廣泛,電路中最關鍵的信號往往都要采用差分線對設計。介紹了差分線對在PCB 設計中的一些要點,并給出具體設計方案。

    標簽: PCB 差分線

    上傳時間: 2013-10-26

    上傳用戶:lps11188

  • CADENCE PCB設計:布局與布線

    復雜的物理和電氣規則, 高密度的元器件布局, 以及更高的高速技術要求, 這一切都增加了當今PCB設計的復雜性。 不管是在設計過程的哪一個階段, 設計師都需要能夠輕松地定義,管理和確認簡單的物理/間距規則, 以及至關重要的高速信號;同時, 他們還要確保最終的PCB滿足傳統制造以及測試規格所能達到的性能 目標。

    標簽: CADENCE PCB 布局 布線

    上傳時間: 2013-11-06

    上傳用戶:鳳臨西北

  • 基于FPGA 的千兆以太網的設計

    摘要:本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設計使用流程,最終在采用65nm工藝級別的Xilinx Virtex-5 開發板ML505 上同時設計實現了支持TCP/IP 協議的10M/100M/1000M 的三態以太網和千兆光以太網的SOPC 系統,并對涉及的關鍵技術進行了說明。關鍵詞:FPGA;EDK;SOPC;嵌入式開發;EMAC;MicroBlaze 本研究采用業界最新的Xilinx 65ns工藝級別的Virtex-5LXT FPGA 高級開發平臺,滿足了對于建造具有更高性能、更高密度、更低功耗和更低成本的可編程片上系統的需求。Virtex-5以太網媒體接入控制器(EMAC)模塊提供了專用的以太網功能,它和10/100/1000Base-T外部物理層芯片或RocketIOGTP收發器、SelectIO技術相結合,能夠分別實現10M/100M/1000M的三態以太網和千兆光以太網的SOPC 系統。

    標簽: FPGA 千兆以太網

    上傳時間: 2013-10-28

    上傳用戶:DE2542

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-10-13

    上傳用戶:lml1234lml

  • 基于FPGA的高速串行傳輸接口研究與實現

    摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。

    標簽: FPGA 高速串行 傳輸接口

    上傳時間: 2013-10-22

    上傳用戶:semi1981

  • 基于霍夫-無跡卡爾曼濾波的目標檢測與跟蹤

    采用霍夫變換法對雷達目標進行起始,解決了機動目標的非線性強的問題,得到精確的航跡起始初值信息,并將初值信息作為無跡卡爾曼濾波目標跟蹤的初始輸入,實現對機動目標的跟蹤。較其它的算法,霍夫-無跡卡爾曼濾波具有更高的精度。實驗仿真,證明了其有效性。

    標簽: 卡爾曼濾波 目標檢測

    上傳時間: 2014-01-04

    上傳用戶:417313137

  • EL測試在光伏太陽能電池檢測中的應用

    為了滿足客戶對太陽能電池組件性能的更高要求,通過對電池片的EL測試,從來料方面進行把關,通過對層壓敷設件和組件的EL測試,能夠合理的控制由于工藝參數設置不當和人為因素引起的組件不良缺陷,從而能夠將問題消滅在組件出廠之前,保證組件質量。同時,通過分析EL圖像,也有助于完善和改進電池片以及組件的生產工藝,對太陽能電池的生產有重要指導意義。

    標簽: EL測試 光伏太陽能 中的應用 電池檢測

    上傳時間: 2013-11-12

    上傳用戶:chenbhdt

主站蜘蛛池模板: 芦溪县| 天峻县| 陕西省| 彭水| 嘉峪关市| 哈巴河县| 南丰县| 漳州市| 乌海市| 公安县| 辽阳市| 鄄城县| 凤山市| 甘孜| 长子县| 长海县| 东山县| 襄汾县| 淳安县| 石楼县| 新乐市| 天气| 湘潭市| 盈江县| 东方市| 绥阳县| 鹤山市| 太和县| 嘉善县| 永靖县| 汉寿县| 杨浦区| 木兰县| 昔阳县| 黑河市| 新田县| 宜都市| 桑植县| 军事| 佛学| 南部县|