采用現場可編程門陣列(FPGA)可以快速實現數字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協商的性能驅動的布線算法PathFinder，一種快速的時延驅動的布線算法VPR430和一種協商A
上傳時間： 2013-05-18
上傳用戶：ukuk
由于其很強的糾錯性能和適合硬件實現的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展，衛星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現策略，編譯碼器的時序、邏輯綜合等；根據軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。
上傳時間： 2013-04-24
上傳用戶：mingaili888
H.264視頻編解碼標準以其高壓縮比、高圖像質量、良好的網絡適應性等優點在數字電視廣播、網絡視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內預測的速度，對于實時性要求較高的場合具有重大的意義。為此，論文在總結國內外相關研究的基礎上，針對H.264幀內預測的軟件實現具有運算量大、實時性差等缺點，提出了一種基于FPGA的高并行、多流水線結構的幀內預測算法的硬件實現。 論文在詳細闡述H.264幀內預測編碼技術的基礎上，分析了17種預測模式算法，通過Matlab仿真建模，直觀地給出了預測模式的預測效果，并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響，以此為根據對幀內預測模式進行裁剪。接著論文提出了基于FPGA的幀內預測系統的設計方案，將前段采集劍的RGB圖像通過色度轉換模塊轉換成YCbCr圖像，存入片外SDRAM中，控制模塊負責讀寫數掘送入幀內預測模塊進行處理。幀內預測模塊中，采用一種并行結構的可配置處理單元，即先求和再移位最后限幅的電路結構，來計算各預測模式下的預測值，極大地減小了預測電路的復雜度。針對預測模式選擇算法，論文采用多模式并行運算的方法，即多個結構相同的殘差計算模塊，同時計算各種預測模式對應的SATD值，充分發揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設計提高硬件的工作效率。最后，論文設計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。 整個幀內預測系統被劃分成多個功能模塊，采用層次化、模塊化的設計思想，并采用流水線結構和乒乓操作來提高系統的并行性、運行速度和總線利用率。所有模塊用Verilog語言設計，由Modelsim仿真和集成開發環境ISE9.1綜合。仿真與綜合結果表明，系統時鐘頻率最高達到106.7MHz。該設計在完成功能的基礎上，能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統進行了有益的探索，具有一定的實用價值。
上傳時間： 2013-07-21
上傳用戶：ABCD_ABCD
生物醫學信號是源于一個生物系統的一類信號，像心音、腦電、生物序列和基因以及神經活動等，這些信號通常含有與生物系統生理和結構狀態相關的信息，它們對這些系統狀態的研究和診斷具有很大的價值。信號拾取、采集和處理的正確與否直接影響到生物醫學研究的準確性，如何有效地從強噪聲背景中提取有用的生物醫學信號是信號處理技術的重要問題。 設計自適應濾波器對帶有工頻干擾的生物醫學信號進行濾波，從而消除工頻干擾，獲得最佳的濾波效果是本研究要解決的問題。生物醫學信號具有信號弱、噪聲強、頻率范圍較低、隨機性強等特點。由于心電(electrocardiogram，ECG)信號的確定性、穩定性、規則性都比其他生物信號高，便于準確評估和檢測濾波效果，本研究采用ECG信號作為原始的模板信號。 本研究將新的電子芯片技術與現代信號處理技術相結合，從過去單一的軟件算法研究，轉向軟件與硬件結合，從而提高自適應速度和精度，而且可以使系統的開發周期縮短、成本降低、容易升級和變更。 采用現場可編程邏輯器件(Field Programmable Gate Array，FPGA)作為新的ECG快速提取算法的硬件載體，加快信號處理的速度。為了將ECG快速提取算法轉換為常用的適合于FPGA芯片的定點數算法，研究中詳細分析了定點數的量化效應對自適應噪聲消除器的影響，以及對浮點數算法和定點數算法的復合自適應濾波器的各種參數的選擇，如步長因子和字長選擇。研究中以定點數算法中的步長因子和字長選擇，作為FPGA設計的基礎，利用串并結合的硬件結構實現自適應濾波器，并得到了預期的效果，準確提取改善后的ECG信號。 研究中，在MATLAB(Matrix Laboratry)軟件的環境下模擬，選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號，在浮點數情況下，原始信號通過采用最小均方LMS(LeastMean Squares)算法的浮點數自適應濾波器后，根據信噪比的改善和收斂速度，確定不同的最佳μ值，并在定點數情況下，在最佳μ值的情況下，原始信號通過采用LMs算法的定點數自適應濾波器后，根據信噪比的改善效果和采用硬件的經濟性，確定最佳的定點數。并了解LMS算法中步長因子、定點數字長值對信號信噪比、收斂速度和硬件經濟性的影響。從而得出針對含有工頻干擾的不同信噪比的原始ECG，應該采用什么樣的μ值和什么樣的定點數才能對原始ECG的改善和以后的硬件實現取得最佳的效果，并根據所得到的數據和結果，在FPGA上實現自適應濾波器，使自適應濾波器能對帶有工頻干擾的ECG原始信號有最佳的濾波效果。
上傳時間： 2013-04-24
上傳用戶：gzming
在pcb設計中，對于可制造性設計需要認真對待，值得大家學習
上傳時間： 2013-06-07
上傳用戶：dialouch
· 摘要： 提出并設計了一種新型音頻功率放大器.該系統通過高速采樣,多采樣率的插值運算,半帶低通濾波以及∑-△調制,將音頻PCM信號轉換成二進制序列,經過高速開關管還原出具有原始功率譜的功率信號.該功率放大器具有D類數字功放高效率特點的同時,能夠保證高保真的還原性,并且具有進一步提升信噪比的空間.
上傳時間： 2013-05-28
上傳用戶：assss
·書中包括的索引使你能夠根據自己的需要，直接閱讀你所關注的內容。主要內容包括：設計核心，關注嵌入核心和嵌入存儲器；系統集成和超大規模集成電路的設計問題；AC掃描、正常速度掃描和嵌入式可測試性設計；內建、自測試、含內存BIST、邏輯BIST及掃描BIST；虛擬測試套接字和隔離測試 ·重用設計，包括重用和隔離測試；用VSIA和IEEE P1500標準處理測試問題。 書中穿插的整幅圖解直接來自作者的教學材
上傳時間： 2013-04-24
上傳用戶：sjb555
針對超聲波應用系統易受噪聲干擾以及超聲波信號的空間衰減現象影響, 從而要求\r\n超聲波傳感器工作在其最佳特性的特點, 論證了驅動脈沖信號的控制精度對傳感器工作特\r\n性的影響, 給出了傳感器驅動信號脈沖寬度與傳感器頻率之間的最佳關系式, 提出了采用復\r\n雜可編程邏輯器件(CPLD) 產生傳感器驅動控制信號的方法, 將該方法應用于一超聲波流\r\n量計測量系統中, 得到了比傳統型單片機控制電路更好的控制精度和控制效果。
上傳時間： 2013-08-23
上傳用戶：ippler8
fpga的理解性word，對設計有幫助，延遲，效率問題等
上傳時間： 2013-08-24
上傳用戶：muhongqing
FPGA和DSP的設計可靠性及可維護性對比.pdf
上傳時間： 2013-08-28
上傳用戶：pei5
