隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺(tái)。 隨著集成電路的發(fā)展，芯片的體積越來(lái)越小，電路的布局布線密度越來(lái)越大，信號(hào)的工作頻率也越來(lái)越高，高速電路的傳輸線效應(yīng)和信號(hào)完整性問(wèn)題越來(lái)越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問(wèn)題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長(zhǎng)、環(huán)保(不含汞)等優(yōu)點(diǎn)之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
標(biāo)簽： LED 電源 方案 驅(qū)動(dòng)器
上傳時(shí)間： 2013-04-24
上傳用戶：王慶才
可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計(jì)，介紹一種基于MCS．51單片機(jī)的PLC仿真器，并給出了硬、軟件設(shè)計(jì)與實(shí)現(xiàn)方法。編程設(shè)計(jì)主要包括監(jiān)控主
標(biāo)簽： MCS PLC 51單片機(jī) 仿真器
上傳時(shí)間： 2013-07-07
上傳用戶：yzhl1988
可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來(lái)越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號(hào)處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運(yùn)算速度。同時(shí)，流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng)，這樣在設(shè)計(jì)蝶形處理器時(shí)只用到了一個(gè)乘法器和兩個(gè)加法器，降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計(jì)了一個(gè)并行乘法器。在實(shí)現(xiàn)該乘法器時(shí)，本文采用改進(jìn)的布斯算法，用以減少部分積的個(gè)數(shù)。同時(shí)，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對(duì)部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計(jì)與邏輯綜合。通過(guò)設(shè)計(jì)相應(yīng)的存儲(chǔ)單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計(jì)算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對(duì)設(shè)計(jì)結(jié)果提出了進(jìn)一步的改進(jìn)方案，在乘法器內(nèi)加入一級(jí)流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實(shí)時(shí)性要求較高的場(chǎng)合具有極高的實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-18
上傳用戶：wpt
本課題設(shè)計(jì)和完成了一套基于DSP+FPGA結(jié)構(gòu)的小波變換實(shí)時(shí)圖像處理系統(tǒng)。采用小波算法對(duì)圖像進(jìn)行邊緣提取、圖像增強(qiáng)、圖像融合等處理，并在ADSP-BF535上實(shí)現(xiàn)了小波算法，分析了其運(yùn)行小波算法的性能。圖像處理的數(shù)據(jù)量比較大，而且運(yùn)算比較復(fù)雜，DSP的特殊結(jié)構(gòu)和性能很好地滿足了系統(tǒng)實(shí)現(xiàn)的需要，而FPGA的高速性和靈活性也滿足了系統(tǒng)實(shí)時(shí)性和穩(wěn)定性的需要，所以采用DSP+FPGA來(lái)實(shí)現(xiàn)圖像處理系統(tǒng)是可靠的，也是可行的。系統(tǒng)的硬件設(shè)計(jì)以DSP和FPGA為平臺(tái)，DSP實(shí)現(xiàn)算法、管理系統(tǒng)運(yùn)行、并實(shí)現(xiàn)了系統(tǒng)的自啟動(dòng)；FPGA實(shí)現(xiàn)一些接口、時(shí)序控制等，簡(jiǎn)化了外圍電路，提高了系統(tǒng)的可靠性。結(jié)果表明，在ADSP-BF535上實(shí)現(xiàn)小波算法，效果良好，而且滿足系統(tǒng)實(shí)時(shí)性的要求。最后，總結(jié)了系統(tǒng)的設(shè)計(jì)和調(diào)試經(jīng)驗(yàn)，對(duì)調(diào)試時(shí)遇到的一些問(wèn)題進(jìn)行了分析。
標(biāo)簽： FPGA DSP 小波變換 實(shí)時(shí)圖像
上傳時(shí)間： 2013-04-24
上傳用戶：Kecpolo
模糊控制是智能控制的重要組成部分，它能對(duì)那些不能建立精確數(shù)學(xué)模型的場(chǎng)合進(jìn)行有效的控制；近年來(lái)，F(xiàn)PGA及EDA技術(shù)發(fā)展迅速。本論文就是要結(jié)合這兩種先進(jìn)技術(shù)，在一塊FPGA芯片上實(shí)現(xiàn)一個(gè)雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡(jiǎn)化系統(tǒng)設(shè)計(jì)。 首先闡述了模糊控制的理論基礎(chǔ)，重點(diǎn)介紹了雙輸入單輸出的模糊控制算法；然后在簡(jiǎn)單介紹FPGA結(jié)構(gòu)和VHDL語(yǔ)言的基礎(chǔ)上，采用自項(xiàng)向下的設(shè)計(jì)方法，應(yīng)用主流EDA工具進(jìn)行模糊控制各模塊的設(shè)計(jì)，并對(duì)每個(gè)模塊進(jìn)行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進(jìn)行仿真驗(yàn)證和編程下載，并用一個(gè)溫度控制實(shí)驗(yàn)驗(yàn)證了控制器的功能，證明該控制器滿足一般控制應(yīng)用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)在智能控制領(lǐng)域應(yīng)用的一個(gè)嘗試，拓寬了模糊控制器的實(shí)現(xiàn)形式，相比于傳統(tǒng)的以單片機(jī)為載體的模糊控制器，在系統(tǒng)的簡(jiǎn)單性、實(shí)時(shí)性和經(jīng)濟(jì)性方面都有顯著的增強(qiáng)，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡(jiǎn)化，所以損失了一定的精度。今后可以在算法上進(jìn)行完善，設(shè)計(jì)出高精度的模糊控制器。
上傳時(shí)間： 2013-06-07
上傳用戶：haoxiyizhong
碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力，而成為第三代移動(dòng)通信系統(tǒng)的主要技術(shù)。其中Rake接收技術(shù)是CDMA系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。隨著通信技術(shù)的迅猛發(fā)展，Rake接收技術(shù)以其有效的抗衰落的能力一直是人們研究的熱點(diǎn)。人們不斷的對(duì)傳統(tǒng)的Rake接收機(jī)進(jìn)行改進(jìn)，獲得性能更佳的Rake接收機(jī)。FPGA技術(shù)的快速發(fā)展，也很大的改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)的方法。FPGA以其龐大的規(guī)模、開發(fā)過(guò)程投資小、開發(fā)周期短、保密性好等優(yōu)點(diǎn)，為人們對(duì)Rake接收機(jī)的研究提供了方便。 本文旨在設(shè)計(jì)一種功耗低、硬件實(shí)現(xiàn)相對(duì)簡(jiǎn)單的Rake接收機(jī)結(jié)構(gòu)。首先，本文介紹了Rake接收的相關(guān)理論，對(duì)Rake技術(shù)的抗衰落性能進(jìn)行了分析，然后，對(duì)各種Rake接收機(jī)進(jìn)行了比較，最終提出了一種靈活配置的Rake接收機(jī)的改進(jìn)方案，該方案采用了不同的緩沖器結(jié)構(gòu)，能夠更多的節(jié)約硬件資源，整個(gè)接收機(jī)的功耗更低。最后利用VerilogHDL語(yǔ)言對(duì)其中的主要模塊進(jìn)行編程設(shè)計(jì)，并在Xilinx公司的集成開發(fā)工具ISE6.1中進(jìn)行仿真，仿真平臺(tái)為Spartan-3系列中的XC3S1000芯片。仿真結(jié)果表明了所設(shè)計(jì)模塊的正確性。所設(shè)計(jì)模塊具有良好的可移植性，能夠被相關(guān)的系統(tǒng)調(diào)用，本文所做工作有一定的實(shí)際意義。
上傳時(shí)間： 2013-06-21
上傳用戶：gaorxchina
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來(lái)通信技術(shù)發(fā)展的方向。 本文從如下幾個(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計(jì)出了滿足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上，利用VHDL語(yǔ)言完成了芯片程序的設(shè)計(jì)，并對(duì)其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號(hào)中心頻率70MHz，帶寬500KHz，滿足系統(tǒng)設(shè)計(jì)要求，由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn)，這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶：xinshou123456
電力系統(tǒng)自誕生以來(lái)，就孿生了電力系統(tǒng)諧波，隨著電子裝置的廣泛應(yīng)用，諧波問(wèn)題變得日益嚴(yán)重，電力諧波已經(jīng)成為電力系統(tǒng)的公害。諧波檢測(cè)是諧波研究中的一個(gè)重要的分支，是解決其他相關(guān)諧波問(wèn)題的基礎(chǔ)，因此進(jìn)行諧波檢測(cè)的研究具有重要的理論意義和實(shí)用價(jià)值。 本論文主要是從諧波檢測(cè)理論和實(shí)現(xiàn)方法上探討了高精度、高實(shí)時(shí)性諧波檢測(cè)數(shù)字系統(tǒng)的相關(guān)問(wèn)題。 論文中闡述了電力系統(tǒng)諧波的相關(guān)概念和產(chǎn)生原理，并分析了電力諧波的特點(diǎn)。在檢測(cè)理論上，本文采用FFT理論來(lái)計(jì)算諧波含量，研究了Radix-2FFT在諧波檢測(cè)中的應(yīng)用，描述了FFT分析過(guò)程中的頻譜泄漏現(xiàn)象，并從理論上研究了頻譜泄漏的根源。 為了解決頻譜泄漏問(wèn)題，本文提出了采用鎖相倍頻技術(shù)方法，跟蹤電力系統(tǒng)工頻頻率變化，從而有效減少頻譜泄漏。在諧波檢測(cè)中，F(xiàn)FT運(yùn)算量很大、對(duì)速度和精度要求苛刻，本文探討了應(yīng)用FPGA實(shí)現(xiàn)FFT信號(hào)處理的方法。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測(cè)
上傳時(shí)間： 2013-06-17
上傳用戶：gxf2016
隨著國(guó)際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應(yīng)用的不斷豐富，Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點(diǎn)，在安全得到保障的情況下，為了滿足網(wǎng)速無(wú)限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點(diǎn)。另一方面，IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中，但對(duì)IPSec協(xié)議的處理會(huì)大大增加網(wǎng)關(guān)的負(fù)載，成為千兆網(wǎng)實(shí)現(xiàn)的瓶頸。本文便是針對(duì)上述現(xiàn)狀，研究基于高性能FPGA實(shí)現(xiàn)千兆IPSec協(xié)議的設(shè)計(jì)技術(shù)。 目前，國(guó)外IPSec協(xié)議實(shí)現(xiàn)已經(jīng)芯片化，達(dá)到幾千兆的速率，但是國(guó)內(nèi)產(chǎn)品多以軟件實(shí)現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實(shí)現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機(jī)密性、數(shù)據(jù)完整性驗(yàn)證以及數(shù)據(jù)源驗(yàn)證等安全服務(wù)。在以VPN為實(shí)施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點(diǎn)的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個(gè)模塊的劃分以及各個(gè)模塊實(shí)現(xiàn)的功能這幾個(gè)方面描述了KDIPSec實(shí)現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計(jì)和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實(shí)現(xiàn)，處理速率超過(guò)1Gb/s。
標(biāo)簽： IPSec FPGA 協(xié)議 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-03
上傳用戶：wfl_yy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
