色偷偷久久人人79超碰人人澡 ,蜜桃传媒一区二区,欧美一级日韩不卡播放免费

性能優(yōu)越

大容量并聯電力有源濾波器性能改善控制技術研究.rar

隨著對電能應用高效率的要求，基于電力電子技術的非線性負載等開關設備的應用越來越普遍，這些開關設備造成的諧波成分對電網的污染也越來越嚴重。這些諧波會影響其它電氣設備的正常工作，危及電網安全。電力有源濾波器由于能對頻率和幅值都變化的諧波進行跟蹤補償，得到了廣泛的研究。本文是在課題組380V、260kVA純有源電力濾波器項目方案的論證階段，為提高大容量單臺純有源濾波器的效率和動、穩(wěn)態(tài)性能而做的分析、設計和仿真驗證工作。論文首先介紹了通過LCL濾波器與電網相連的并聯電力有源濾波器的主電路結構，進而分析了這種主電路結構在大容量和低開關頻率場合對開關紋波衰減的優(yōu)勢。通過比較PI控制和狀態(tài)反饋控制，選取全狀態(tài)反饋來達到對系統(tǒng)的穩(wěn)定控制。將電網處理為擾動輸入，對LCL主電路在靜止abc坐標系中進行了建模，然后選取系統(tǒng)閉環(huán)期望極點設計了控制系統(tǒng)。為消除電網這個外部輸入對指令電流跟蹤的影響，引入了電壓前饋，并從理論上推導了前饋的具體關系式。之后引入了觀測器，并把對電網輸入的建模考慮進了觀測器，消除了電網輸入對狀態(tài)估計和補償輸出造成的偏差。在電力有源濾波器實際安裝時，電網進線和變壓器的電感是不確定的，其會加在LCL的網側電感上，從而使對系統(tǒng)基于狀態(tài)空間的建模產生偏差，因此文章研究了所設計的控制器對LCL網側電感變化的適應性。為保證電力有源濾波器的穩(wěn)態(tài)指標，對狀態(tài)反饋后的系統(tǒng)設計了重復控制器。最后，基于設計的控制器在MATLAB/Simulink環(huán)境下建立了對1MW不控整流負載進行補償的電力有源濾波器系統(tǒng)模型，進行了仿真；并對動靜態(tài)性能進行了分析，驗證了設計和理論分析的正確性。

標簽： 大容量并聯電力

上傳時間： 2013-06-20

上傳用戶：哇哇哇哇哇
基于先進控制方法的永磁同步電機性能優(yōu)化.rar

在實際應用中，對永磁同步電機控制精度的要求越來越高。尤其是在機器人、航空航天、精密電子儀器等對電機性能要求較高的領域，系統(tǒng)的快速性、穩(wěn)定性和魯棒性能好壞成為決定永磁同步電機性能優(yōu)劣的重要指標。傳統(tǒng)電機系統(tǒng)通常采用PID控制，其本質上是一種線性控制，若被控對象具有非線性特性或有參變量發(fā)生變化，會使得線性常參數的PID控制器無法保持設計時的性能指標；在確定PID參數的過程中，參數整定值是具有一定局域性的優(yōu)化值，并不是全局最優(yōu)值。實際電機系統(tǒng)具有非線性、參數時變及建模過程復雜等特點，因此常規(guī)PID控制難以從根本上解決動態(tài)品質與穩(wěn)態(tài)精度的矛盾。永磁同步電機是典型的多變量、參數時變的非線性控制對象。先進控制方法(諸如智能控制、優(yōu)化算法等)研究應用的發(fā)展與深入，為控制復雜的永磁同步電機系統(tǒng)開辟了嶄新的途徑。由于先進控制方法擺脫了對控制對象模型的依賴，能夠在處理不精確性和不確定性問題中有可處理性、魯棒性，因而將其引入永磁同步電機控制已成為一個必然的趨勢。本文根據系統(tǒng)實現目標的不同，選取相應的先進控制方法，并與PID控制相結合，對永磁同步電機各方面性能進行有針對性的優(yōu)化，最終使其控制精度得到顯著的提高。為達到對永磁同步電機進行性能優(yōu)化的研究目的，文中首先探討了正弦波永磁同步電機和方波永磁同步電機的運行特點及控制機理，通過建立數學模型，對相應的控制系統(tǒng)進行了整體分析。針對永磁同步電機非線性、強耦合的特點，設計了矢量控制方式下的永磁同步電機閉環(huán)反饋控制系統(tǒng)。結合常規(guī)PID控制，將模糊控制、遺傳算法、神經網絡和人工免疫等多種先進控制方法應用于永磁同步電機調速系統(tǒng)、伺服系統(tǒng)和同步傳動系統(tǒng)的控制器設計中，以滿足不同控制系統(tǒng)對電機動、靜態(tài)性能的要求以及對調速性能或跟隨性能的側重。實驗結果表明，采用先進控制方法的永磁同步電機具有較好的動態(tài)性能、抗擾動能力以及較強的魯棒性能；與傳統(tǒng)PID控制相比，系統(tǒng)的控制精度得到了明顯提高。研究結果驗證了先進控制方法應用于永磁同步電機性能優(yōu)化的有效性和實用性。

標簽： 先進控制永磁同步電機性能優(yōu)化

上傳時間： 2013-04-24

上傳用戶：shinesyh
基于FPGA的Turbo碼編譯碼器設計.rar

作為性能優(yōu)異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。論文主要的研究內容有以下兩點：其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。

標簽： Turbo FPGA 編譯碼器

上傳時間： 2013-05-31

上傳用戶：huyiming139
RS（255，223）譯碼器的FPGA實現及其性能測試

　　本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現了流水線處理的RS(255,223)譯碼器。　　本課題實現的RS(255,223)硬件譯碼器的性能在國內具有領先水平，對我國以后航天項目高速數據傳輸系統(tǒng)的設計有著很大的意義。　

標簽： FPGA 255 223 譯碼器

上傳時間： 2013-06-29

上傳用戶：gokk
磁通反向電機的數學模型及性能分析

磁通反向電機(FRM)是一種新型的雙凸極永磁(DSPM)電機,它把高磁能的永磁體放在定子極的表面,永磁體易于安裝.隨著轉子旋轉,FRM定子繞組所交鏈的永磁磁通改變極性,這意味著比磁通脈振產生更大的磁通變化.由于FRM的繞組利用率高、結構簡單、轉動慣量小及適于高速運轉等優(yōu)點,可廣泛應用于汽車制造業(yè)、航空航天等工業(yè)領域.本文將從模型建立、分析方法、性能分析等方面對該電機進行深入研究.首先,為了解FRM基本理論和掌握其基本規(guī)律,寫出FRM的基本方程式;由于電機的雙凸極結構以及飽和和非線性的影響,整個系統(tǒng)為一強非線性系統(tǒng).對該電機作適當簡化,建立其線性數學模型,這樣有利于對FRM的定性分析,弄清其內部的基本電磁關系和基本特性.討論了繞組電感、繞組磁鏈、感應電動勢及繞組電流、電磁轉矩等靜態(tài)特性,推導出FRM的功率密度計算公式.其次,為準確計算FRM性能,要考慮磁路飽和、鐵磁材料的非線性以及永磁磁場與電樞反應磁場之間的相互影響等因素,要建立FRM的非線性模型,提出用變網絡等效磁路法進行分析.具體方法是建立FRM的非線性變網絡等效磁路模型,推導等效磁路中各部分磁導的計算公式,用節(jié)點磁位法建立相應的方程,通過求解該非線性等效磁路方程,得到磁路各部分的磁通分布,進一步求得靜態(tài)特性,計算出電磁參數.然后用FRM樣機的實驗結果驗證理論分析的正確性.樣機的理論分析結果同實驗結果進行比較表明,本文所介紹的FRM變網絡等效磁路模型具有較好的精度及通用性,基于等效磁網絡模型的FRM電磁計算是可行的,計算結果是正確的.最后對磁通反向汽車發(fā)電機的功率密度進行分析.導出了磁通反向汽車發(fā)電機功率密度的計算公式,分析了影響電機功率密度的因素,并與電勵磁汽車發(fā)電機進行了比較.

標簽： 磁通反向電機數學模型性能分析

上傳時間： 2013-07-30

上傳用戶：ljthhhhhh123
橫向磁通永磁同步電動機的三維磁場計算與結構性能分析

橫向磁通電機是近些年來出現的一種新型結構的電機，由于其轉矩密度和功率密度大的優(yōu)點受到了廣泛的關注，但我國對該種電機的研究尚處于起步階段。本課題是國家863計劃項目——“新型稀土永磁電機設計與集成技術(課題編號：2002AA324020)”中有關橫向磁通永磁同步電動機的部分。本課題的目標就是要充分發(fā)揮橫向磁通電機功率密度和轉矩密度大的優(yōu)點，克服其功率因數低的缺點，對橫向磁通永磁同步電動機的磁場進行計算、分析，找出功率因數偏低的原因，并提出相應的改進方法和建議。在此基礎上進行樣機的研制，對理論成果進行驗證，并力爭樣機在性能和工藝指標上有所突破，部分指標達到國際領先水平。本文介紹了橫向磁通永磁電機的特點及運行原理，并按照不同的分類方式介紹了橫向磁通電機的各種結構。三維磁場的有限元計算十分復雜、計算量大，因此傳統(tǒng)電機均采用簡化的二維磁場進行計算。但是橫向磁通電機由于結構特殊，無法采用簡化的二維磁場的計算方法進行分析。因此本文利用ANSYS軟件建立了樣機模型，對樣機進行了三維電磁場分析。在電磁場計算的基礎上，進行了電機空載反電勢，空載漏磁系數，電磁轉矩等相關參數的計算，討論了橫向磁通永磁同步電動機的結構變化對參數的影響。本文特別針對橫向磁通永磁電機功率因數較低這一問題進行了分析，找出了功率因數偏低的原因，提出了相應的改善方法和建議，對橫向磁通電機的理論研究和設計應用分析方法進行了探討。本文利用電磁場計算的結果，完成了電機運行特性仿真，克服了采用傳統(tǒng)磁路等效的方法帶來的誤差。最后，通過與樣機測試結果的對照研究，驗證和完善分析方法，并為進一步獲得性能更加優(yōu)異的樣機奠定了基礎。

標簽： 磁通永磁同步電動機性能分析磁場

上傳時間： 2013-04-24

上傳用戶：a296386173
基于蓄電池性能檢測的交流恒流源設計

為了對蓄電池的性能進行在線檢測和故障診斷，介紹了用以提供檢測蓄電池的交流恒流源的設計思想和實現方法。通過實驗進行了實例應用和驗證，取得了較好的效果，為蓄電池的在線檢測提供了一種實用的方法。關鍵

標簽： 蓄電池性能檢測交流恒流源

上傳時間： 2013-06-05

上傳用戶：JGR2013
FPGA軟硬件性能基準測試的研究

現場可編程門陣列FPGA具有性能好、規(guī)模大、可重復編程、開發(fā)投資小等優(yōu)點，在現代電子產品中應用得越來越廣泛。隨著微電子技術的高速發(fā)展，成本的不斷下降，FPGA正逐漸成為各種電子產品不可或缺的重要部件。 FPGA軟件復雜的設置和不同的算法、FPGA硬件多樣的結構和豐富的功能、各個廠商互不兼容的軟硬件等差異，都不僅使如何挑選合適的軟硬件用于產品設計成為FPGA用戶棘手的問題，而且使構造一個精確合理的FPGA軟硬件性能的測試方法變得十分復雜。基準測試是用一個基準設計集按照統(tǒng)一的測試規(guī)范評估和量化目標系統(tǒng)的軟件或硬件性能，是目前計算機領域應用最廣泛、最主要的性能測試技術。通過分析影響FPGA軟硬件性能基準測試的諸多因素，比如基準設計的挑選、基準設計的優(yōu)化，FPGA軟件的設置和約等，本文基于設計和硬件分類、優(yōu)化策略分類的基準測試規(guī)范，提出了一組詳盡的度量指標。基準測試的規(guī)范如下，首先根據測試目的配置測試環(huán)境、挑選基準設計和硬件分類，針對不同的FPGA軟硬件優(yōu)化基準設計，然后按照速度優(yōu)先最少優(yōu)化、速度優(yōu)先最大優(yōu)化、資源和功耗優(yōu)先最少優(yōu)化、資源和功耗優(yōu)先最大優(yōu)化四種優(yōu)化策略分別編譯基準設計，并收集延時、成本、功耗和編譯時間這四種性能數據，最后使用速度優(yōu)先最少優(yōu)化下的性能集、速度優(yōu)先最少優(yōu)化性能集、資源和功耗優(yōu)先最少優(yōu)化下的性能集、資源和功耗優(yōu)先最大優(yōu)化下的性能集、速度優(yōu)先最少和最大優(yōu)化之間性能集的差、速度優(yōu)先最少優(yōu)化下性能集的比較等十個度量指標量化性能，生成測試報告。最后，本基準測試規(guī)范被應用于評估和比較Altera和Xilinx兩廠商軟硬件在低成本領域帶處理器應用方面的性能。

標簽： FPGA 軟硬件性能基準測試

上傳時間： 2013-04-24

上傳用戶：zhangyi99104144
FPGA裝箱和劃分算法研究

隨著集成電路的設計規(guī)模越來越大，FPGA為了滿足這種設計需求，其規(guī)模也越做越大，傳統(tǒng)平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰(zhàn)，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統(tǒng)的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優(yōu)結果。

標簽： FPGA 劃分算法

上傳時間： 2013-04-24

上傳用戶：zhaoq123
理解AD轉換器的性能參數

理解AD轉換器的性能參數，TI模擬板塊版主（一研兩發(fā)）分享的資料，多謝他的分享。

標簽： AD轉換器性能參數

上傳時間： 2013-06-20

上傳用戶：cxl274287265