隨著現(xiàn)代計算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過采用FPGA/EDA技術(shù)，對通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成，并利用目前通用計算機(jī)強(qiáng)大的數(shù)字信息處理能力，可大大簡化CTI硬件的設(shè)計，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析，對各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設(shè)計原理和基于DriverWorks的WDM驅(qū)動程序的設(shè)計方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開發(fā)、調(diào)試完成。測試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對接測試中，性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國內(nèi)部分廠家已對該產(chǎn)品進(jìn)行了多方面的綜合測試，并計劃將其應(yīng)用到實際的生產(chǎn)和研究中。 本論文對于CTI硬件的設(shè)計是一項嘗試和革新。測試和應(yīng)用證明該方法行之有效，符合設(shè)計目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計
上傳時間： 2013-06-02
上傳用戶：wpwpwlxwlx
隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務(wù)需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實現(xiàn)RAID控制器硬件設(shè)計，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計方案：獨立微處理器和較大容量的內(nèi)存；實現(xiàn)RAID級別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個獨立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現(xiàn)時分別從疊層設(shè)計、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
altium designer教程下載:電路設(shè)計自動化（ Electronic Design Automation ） EDA 指的就是將電路設(shè)計中各種工作交由計算機(jī)來協(xié)助完成。如電路圖（ Sc
上傳時間： 2013-04-24
上傳用戶：familiarsmile
現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數(shù)字信號處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(LFM)，非線性調(diào)頻信號(NLFM)和Taylor四相碼信號，且技術(shù)指標(biāo)完全滿足實用系統(tǒng)的設(shè)計要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計高精度數(shù)據(jù)采集電路，為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產(chǎn)生，以實現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM，實現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計輸出板電路，完成數(shù)據(jù)對齊、求模和數(shù)據(jù)向下一級的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。
標(biāo)簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：qq277541717
隨著ASIC設(shè)計規(guī)模的增長，功能驗證已成為整個開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計規(guī)模的增長，單芯片已無法容納整個設(shè)計，所以常常需要對設(shè)計進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進(jìn)行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足，提出并實現(xiàn)了基于設(shè)計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設(shè)計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過程，避免了設(shè)計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對其進(jìn)行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗證方法對某一大規(guī)模ASIC設(shè)計進(jìn)行了邏輯分割和功能驗證。實驗結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實現(xiàn)ASIC設(shè)計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗證技術(shù)
上傳時間： 2013-06-12
上傳用戶：極客
當(dāng)前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進(jìn)電信計算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機(jī)制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘柮芏取?biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
：電動汽車蓄電池組的工作狀態(tài)主要指各電池在工作時的端電壓、工作電流和溫度3 個參數(shù)的變化情況。對電池工 作狀態(tài)的檢測通常有集中式檢測法和分布式檢測法，采用“部分”集中、“整體”分布的思路，將電池分成若干分組，每 個分組集中檢測，各分組分布檢測，同時，采用“橋電容”技術(shù)解決了蓄電池組單體端電壓檢測中存在的參考點選擇和 被測電池與檢測設(shè)備隔離的問題，形成了一種具有完全隔離功能的集中/ 分布式檢測法。經(jīng)過試驗，該檢測法電壓、電流和溫度采集功能正常，數(shù)據(jù)準(zhǔn)確、可靠。
標(biāo)簽： 電動汽車 狀態(tài)檢測 蓄電池組 電池管理
上傳時間： 2013-04-24
上傳用戶：ZHWKLIU
海洋臺站自動觀測系統(tǒng)是一套應(yīng)用于海濱觀測的儀器設(shè)備，負(fù)責(zé)對氣象、水文參數(shù)進(jìn)行實時觀測。諸多的參數(shù)通過相應(yīng)的傳感器進(jìn)行測量，海洋臺站自動觀測系統(tǒng)對測量的信息進(jìn)行匯總，再將其通過有線或無線的通訊方式傳輸?shù)礁骷壓Ｑ蟓h(huán)境監(jiān)測預(yù)報中心，供天氣預(yù)報和海洋預(yù)報使用。 本文以我國“海洋臺站自動觀測系統(tǒng)政府采購計劃”為背景，重點設(shè)計了低成本、低功耗、高性能、高可靠性的新型海洋臺站自動觀測系統(tǒng)。本課題主要研究基于arm7+uClinux海洋臺站自動觀測系統(tǒng)的設(shè)計與開發(fā)。根據(jù)實際的需要，分析海洋臺站自動觀測系統(tǒng)的整體要求，對傳感器進(jìn)行選型，進(jìn)行方案設(shè)計，完成整個系統(tǒng)的搭建。為了降低系統(tǒng)功耗，CPU所采用的是Samsung公司推出的無內(nèi)存管理單元的處理器S3C44BO，設(shè)計了8MFLASH、64MSDRAM、液晶、USB以及鍵盤等相關(guān)電路。同時，為了減少驅(qū)動開發(fā)所帶來的不便，使用TL16C554A對串口電路進(jìn)行了擴(kuò)展，便于數(shù)據(jù)處理，也使得系統(tǒng)具有更好的可擴(kuò)展性。軟件方面設(shè)計主要涉及了BootLoader引導(dǎo)裝載程序的建立，選用uClinux操作系統(tǒng)，并對其內(nèi)核進(jìn)行配置和裁剪，添加源代碼中沒有的驅(qū)動程序。為了縮短研發(fā)周期和降低開發(fā)難度，選用MiniGUI作為圖形用戶界面系統(tǒng)，深入分析了MiniGUI的結(jié)構(gòu)、原理，并將其移植到uClinux系統(tǒng)中。本系統(tǒng)采用的是MiniGUI－Threads多線程模式，主線程協(xié)調(diào)各個線程進(jìn)行相應(yīng)的數(shù)據(jù)處理。為了使系統(tǒng)操作變得直觀、簡單，對用戶界面進(jìn)行了初步設(shè)計，使用復(fù)用I/O的方法解決多串口通訊容易造成的數(shù)據(jù)阻塞問題。此外，為了更好的將臺站所測得的信息量發(fā)送給海洋環(huán)境監(jiān)測預(yù)報中心，需要完善通訊協(xié)議以便于數(shù)據(jù)交換。 最后，根據(jù)本系統(tǒng)實際研究開發(fā)結(jié)果，總結(jié)分析了系統(tǒng)的特點，并對下一步設(shè)計工作進(jìn)行了展望。
上傳時間： 2013-07-12
上傳用戶：juyuantwo
生物特征識別是指通過計算機(jī)，利用人體固有的生理特征，如指紋，靜脈來進(jìn)行個人身份鑒別的技術(shù)。由于生物特征唯一性和不變性，使得生物特征識別與傳統(tǒng)的方法如數(shù)字密碼和身份證相比，具有更高的安全性和易用性。傳統(tǒng)的高性能自動識別系統(tǒng)大多基于PC平臺聯(lián)機(jī)應(yīng)用，然而在實際應(yīng)用中往往對自動識別系統(tǒng)要求有更高的便攜性和易用性，嵌入式技術(shù)的快速發(fā)展使得實現(xiàn)這樣的系統(tǒng)變?yōu)榱丝赡堋?生物特征識別系統(tǒng)主要由通用模塊的控制系統(tǒng)與非通用模塊的圖像采集設(shè)備與識別算法組成。本文針對通用模塊與非通用模塊接口問題進(jìn)行研究和設(shè)計，實現(xiàn)了一個工作良好的嵌入式平臺。 本課題在設(shè)計核心板、擴(kuò)展板、轉(zhuǎn)接板的硬件基礎(chǔ)上，移植實時操作系統(tǒng)Linux，編寫各種接口與模塊的驅(qū)動、多路攝像頭切換程序，并很好的解決了攝像頭采集生物特征時光強(qiáng)控制問題，為很好的采集到清晰圖像提供了一個良好穩(wěn)定的硬件平臺。 本課題所設(shè)計的嵌入式系統(tǒng)通過測試，做了大量的實驗，并將所采集到的手指靜脈圖像進(jìn)行討論分析，具有實用價值。
上傳時間： 2013-06-03
上傳用戶：lguotao
工廠底層的信息絕大部分都是通過現(xiàn)場總線進(jìn)行傳遞的，但基于現(xiàn)場總線的工業(yè)設(shè)備網(wǎng)絡(luò)無法實現(xiàn)與企業(yè)的Internet/Intranet無縫連接從而實現(xiàn)遠(yuǎn)程監(jiān)控。所以本文就此問題展開研究，提出了一種基于S3C2410的嵌入式工業(yè)網(wǎng)絡(luò)控制器的平臺的設(shè)計方案，設(shè)計了一個具有網(wǎng)絡(luò)通信功能的控制器平臺。 1.針對網(wǎng)絡(luò)控制器的特點與要求，通過對比分析，選取了具體的硬件和軟件，以確保網(wǎng)絡(luò)控制器平臺的穩(wěn)定可靠。 2.具體設(shè)計了控制器相關(guān)硬件電路。包括存儲電路、以太網(wǎng)電路、串口電路、I/O口電路等。 3.建立了嵌入式Linux軟件開發(fā)平臺；對網(wǎng)絡(luò)通信的理論進(jìn)行了研究，編寫了CGI外部擴(kuò)展程序，實現(xiàn)了動態(tài)Web技術(shù)，使用戶可以通過瀏覽器對控制器進(jìn)行遠(yuǎn)程監(jiān)控。同時，開發(fā)了嵌入式數(shù)據(jù)庫SQLite應(yīng)用程序，使歷史數(shù)據(jù)、實時數(shù)據(jù)和技術(shù)參數(shù)的管理更加方便有序；開發(fā)了對應(yīng)的驅(qū)動程序確保了網(wǎng)絡(luò)控制器的的正常運行。 4.在完成嵌入式網(wǎng)絡(luò)控制器硬件與軟件設(shè)計的基礎(chǔ)上，將控制器平臺應(yīng)用于智能加藥控制系統(tǒng)中，通過測試表明本網(wǎng)絡(luò)控制器平臺穩(wěn)定可靠。 總之，本文在深入研究嵌入式網(wǎng)絡(luò)控制器的基礎(chǔ)上搭建了一個嵌入式的硬件和軟件平臺，確保了網(wǎng)絡(luò)控制器穩(wěn)定可靠并高效地運行，為第二次開發(fā)嵌入式網(wǎng)絡(luò)控制器準(zhǔn)備了一個比較理想的嵌入式平臺。
標(biāo)簽： ARM 嵌入式工業(yè) 網(wǎng)絡(luò)控制器 平臺設(shè)計
上傳時間： 2013-04-24
上傳用戶：lingduhanya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
