轉(zhuǎn)換器是指將一種信號轉(zhuǎn)換成另一種信號的裝置。信號是信息存在的形式或載體。在自動化儀表設(shè)備和自動控制系統(tǒng)中,常將一種信號轉(zhuǎn)換成另一種與標(biāo)準(zhǔn)量或參考量比較后的信號,以便將兩類儀表聯(lián)接起來,因此,轉(zhuǎn)換器常常是兩個儀表(或裝置)間的中間環(huán)節(jié)。
標(biāo)簽: LED 數(shù)據(jù) 多路 光標(biāo)
上傳時間: 2013-11-18
上傳用戶:a3318966
電子學(xué)名詞1、 電阻率---又叫電阻系數(shù)或叫比電阻。是衡量物質(zhì)導(dǎo)電性能好壞的一個物理量,以字母ρ表示,單位為歐姆*毫米平方/米。在數(shù)值上等于用那種物質(zhì)做的長1米截面積為1平方毫米的導(dǎo)線,在溫度20C時的電阻值,電阻率越大,導(dǎo)電性能越低。則物質(zhì)的電阻率隨溫度而變化的物理量,其數(shù)值等于溫度每升高1C時,電阻率的增加與原來的電阻電阻率的比值,通常以字母α表示,單位為1/C。2、 電阻的溫度系數(shù)----表示物質(zhì)的電阻率隨溫度而變化的物理量,其數(shù)值等于溫度每升高1C時,電阻率的增加量與原來的電阻率的比值,通常以字母α表示,單位為1/C。3、 電導(dǎo)----物體傳導(dǎo)電流的本領(lǐng)叫做電導(dǎo)。在直流電路里,電導(dǎo)的數(shù)值就是電阻值的倒數(shù),以字母ɡ表示,單位為歐姆。4、 電導(dǎo)率----又叫電導(dǎo)系數(shù),也是衡量物質(zhì)導(dǎo)電性能好壞的一個物理量。大小在數(shù)值上是電阻率的倒數(shù),以字母γ表示,單位為米/歐姆*毫米平方。5、 電動勢----電路中因其他形式的能量轉(zhuǎn)換為電能所引起的電位差,叫做電動勢或者簡稱電勢。用字母E表示,單位為伏特。6、 自感----當(dāng)閉合回路中的電流發(fā)生變化時,則由這電流所產(chǎn)生的穿過回路本身磁通也發(fā)生變化,因此在回路中也將感應(yīng)電動勢,這現(xiàn)象稱為自感現(xiàn)象,這種感應(yīng)電動勢叫自感電動勢。7、 互感----如果有兩只線圈互相靠近,則其中第一只線圈中電流所產(chǎn)生的磁通有一部分與第二只線圈相環(huán)鏈。當(dāng)?shù)谝痪€圈中電流發(fā)生變化時,則其與第二只線圈環(huán)鏈的磁通也發(fā)生變化,在第二只線圈中產(chǎn)生感應(yīng)電動勢。這種現(xiàn)象叫做互感現(xiàn)象。8、 電感----自感與互感的統(tǒng)稱。9、 感抗----交流電流過具有電感的電路時,電感有阻礙交流電流過的作用,這種作用叫做感抗,以Lx表示,Lx=2πfL。10、容抗----交流電流過具有電容的電路時,電容有阻礙交流電流過的作用,這種作用叫做容抗,以Cx表示,Cx=1/12πfc。11、脈動電流----大小隨時間變化而方向不變的電流,叫做脈動電流。12、振幅----交變電流在一個周期內(nèi)出現(xiàn)的最大值叫振幅。13、平均值----交變電流的平均值是指在某段時間內(nèi)流過電路的總電荷與該段時間的比值。正弦量的平均值通常指正半周內(nèi)的平均值,它與振幅值的關(guān)系:平均值=0.637*振幅值。14、有效值----在兩個相同的電阻器件中,分別通過直流電和交流電,如果經(jīng)過同一時間,它們發(fā)出的熱量相等,那么就把此直流電的大小作為此交流電的有效值。正弦電流的有效值等于其最大值的0.707倍。15、有功功率----又叫平均功率。交流電的瞬時功率不是一個恒定值,功率在一個周期內(nèi)的平均值叫做有功功率,它是指在電路中電阻部分所消耗的功率,以字母P表示,單位瓦特。16、視在功率----在具有電阻和電抗的電路內(nèi),電壓與電流的乘積叫做視在功率,用字母Ps來表示,單位為瓦特。17、無功功率----在具有電感和電容的電路里,這些儲能元件在半周期的時間里把電源能量變成磁場(或電場)的能量存起來,在另半周期的時間里對已存的磁場(或電場)能量送還給電源。它們只是與電源進行能量交換,并沒有真正消耗能量。我們把與電源交換能量的速率的振幅值叫做無功功率。用字母Q表示,單位為芝。
標(biāo)簽: 電子學(xué)
上傳時間: 2013-11-23
上傳用戶:zhoujunzhen
閂鎖效應(yīng)是指CMOS器件所固有的寄生雙極晶體管被觸發(fā)導(dǎo)通,在電源和地之間存在一個低阻通路,大電流,導(dǎo)致電路無法正常工作,甚至燒毀電路
標(biāo)簽: CMOS 閂鎖效應(yīng)
上傳時間: 2013-10-20
上傳用戶:縹緲
虛短和虛斷的概念 由于運放的電壓放大倍數(shù)很大,一般通用型運算放大器的開環(huán)電壓放大倍數(shù)都在80 dB以上。而運放的輸出電壓是有限的,一般在 10 V~14 V。因此運放的差模輸入電壓不足1 mV,兩輸入端近似等電位,相當(dāng)于 “短路”。開環(huán)電壓放大倍數(shù)越大,兩輸入端的電位越接近相等。 “虛短”是指在分析運算放大器處于線性狀態(tài)時,可把兩輸入端視為等電位,這一特性稱為虛假短路,簡稱虛短。顯然不能將兩輸入端真正短路。 由于運放的差模輸入電阻很大,一般通用型運算放大器的輸入電阻都在1MΩ以上。因此流入運放輸入端的電流往往不足1uA,遠小于輸入端外電路的電流。故 通??砂堰\放的兩輸入端視為開路,且輸入電阻越大,兩輸入端越接近開路。“虛斷”是指在分析運放處于線性狀態(tài)時,可以把兩輸入端視為等效開路,這一特性 稱為虛假開路,簡稱虛斷。顯然不能將兩輸入端真正斷路。 在分析運放電路工作原理時,首先請各位暫時忘掉什么同向放大、反向放大,什么加法器、減法器,什么差動輸入……暫時忘掉那些輸入輸出關(guān)系的公式……這些東東只會干擾你,讓你更糊涂﹔也請各位暫時不要理會輸入偏置電流、共模抑制比、失調(diào)電壓等電路參數(shù),這是設(shè)計者要考慮的事情。我們理解的就是理想放大器(其實在維修中和大多數(shù)設(shè)計過程中,把實際放大器當(dāng)做理想放大器來分析也不會有問題)。
上傳時間: 2013-11-04
上傳用戶:181992417
鋁電解電容器:詳細介紹原理,應(yīng)用,使用技巧 電容器(capacitor)在音響組件中被廣泛運用,濾波、反交連、高頻補償、直流回授...隨處可見。但若依功能及制造材料、制造方法細分,那可不是一朝一夕能說得明白。所以縮小范圍,本文只談電解電容,而且只談電源平滑濾波用的鋁質(zhì)電解電容。 每臺音響機器都要吃電源─除了被動式前級,既然需要供電,那就少不了「濾波」這個動作。不要和我爭,采用電池供電當(dāng)然無必要電源平滑濾波。但電池充電電路也有整流及濾波,故濾波電容器還是會存在。 我們現(xiàn)在習(xí)用的濾波電容,正式的名稱應(yīng)是:鋁箔干式電解電容器。就我的觀察,除加拿大Sonic Frontiers真空管前級,曾在高壓穩(wěn)壓線路中選用PP塑料電容做濾波外,其它機種一概都是采用鋁箔干式電解電容;因此網(wǎng)友有必要對它多做了解。 面對電源穩(wěn)壓線路中擔(dān)任電源平滑濾波的電容器,你首先想到的會是什幺?─容量?耐壓?電容器的封裝外皮上一定有容量標(biāo)示,那是指靜電容量;也一定有耐壓標(biāo)示,那是指工作電壓或額定電壓。 工作電壓(working voltage)簡稱WV,為絕對安全值;若是surge voltage(簡稱SV或Vs),就是涌浪電壓或崩潰電壓;,超過這個電壓值就保證此電容會被浪淹死─小心電容會爆!根據(jù)國際IEC 384-4規(guī)定,低于315V時,Vs=1.15×Vr,高于315V時,Vs=1.1×Vr。Vs是涌浪電壓,Vr是額定電壓(rated voltage)。
上傳時間: 2013-12-23
上傳用戶:gundan
EDA (Electronic Design Automation)即“電子設(shè)計自動化”,是指以計算機為工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描述語言為設(shè)計語言,以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事,必先利其器”,因此,EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具,一般至少要包含仿真器(Simulator)、綜合器(Synthesizer)和配置器(Place and Routing, P&R)等幾個特殊的軟件包中的一個或多個,因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法:一種是按公司類別進行分類,另一種是按功能進行劃分。 若按公司類別分,大體可分兩類:一類是EDA 專業(yè)軟件公司,業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics;另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具,較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導(dǎo)體器件廠商,具有良好的標(biāo)準(zhǔn)化和兼容性,適合于學(xué)術(shù)研究單位使用,但系統(tǒng)復(fù)雜、難于掌握且價格昂貴;后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計,提高資源利用率,降低功耗,改善性能,比較適合產(chǎn)品開發(fā)單位使用。 若按功能分,大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供,基本上可以完成從設(shè)計輸入(原理圖或HDL)→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ,Xilinx公司的ISE,Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化,可以加快動態(tài)調(diào)試,縮短開發(fā)周期;缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比,都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化,將硬件描述語句(通常是系統(tǒng)級的行為描述語句)翻譯成最基本的與或非門的連接關(guān)系(網(wǎng)表),導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果,在進行較復(fù)雜的設(shè)計時,基本上都使用這些專業(yè)的邏輯綜合軟件,而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真,包括布局布線(P&R)前的“功能仿真”(也叫“前仿真”)和P&R后的包含了門延時、線延時等的“時序仿真”(也叫“后仿真”)。復(fù)雜一些的設(shè)計,一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入,專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim,Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長,有的綜合優(yōu)化能力突出,有的仿真模擬功能強,好在多數(shù)工具能相互兼容,具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具,就支持多種第三方的EDA軟件,用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大,對綜合和仿真的要求不是很高,那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復(fù)雜系統(tǒng)的設(shè)計,則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作,集各家之所長來完成設(shè)計流程。
上傳時間: 2013-11-19
上傳用戶:wxqman
【摘要】本文結(jié)合作者多年的印制板設(shè)計經(jīng)驗,著重印制板的電氣性能,從印制板穩(wěn)定性、可靠性方面,來討論多層印制板設(shè)計的基本要求?!娟P(guān)鍵詞】印制電路板;表面貼裝器件;高密度互連;通孔【Key words】Printed Circuit Board;Surface Mounting Device;High Density Interface;Via一.概述印制板(PCB-Printed Circuit Board)也叫印制電路板、印刷電路板。多層印制板,就是指兩層以上的印制板,它是由幾層絕緣基板上的連接導(dǎo)線和裝配焊接電子元件用的焊盤組成,既具有導(dǎo)通各層線路,又具有相互間絕緣的作用。隨著SMT(表面安裝技術(shù))的不斷發(fā)展,以及新一代SMD(表面安裝器件)的不斷推出,如QFP、QFN、CSP、BGA(特別是MBGA),使電子產(chǎn)品更加智能化、小型化,因而推動了PCB工業(yè)技術(shù)的重大改革和進步。自1991年IBM公司首先成功開發(fā)出高密度多層板(SLC)以來,各國各大集團也相繼開發(fā)出各種各樣的高密度互連(HDI)微孔板。這些加工技術(shù)的迅猛發(fā)展,促使了PCB的設(shè)計已逐漸向多層、高密度布線的方向發(fā)展。多層印制板以其設(shè)計靈活、穩(wěn)定可靠的電氣性能和優(yōu)越的經(jīng)濟性能,現(xiàn)已廣泛應(yīng)用于電子產(chǎn)品的生產(chǎn)制造中。下面,作者以多年設(shè)計印制板的經(jīng)驗,著重印制板的電氣性能,結(jié)合工藝要求,從印制板穩(wěn)定性、可靠性方面,來談?wù)劧鄬又瓢逶O(shè)計的基本要領(lǐng)。
上傳時間: 2013-11-19
上傳用戶:zczc
過孔(via)是多層PCB的重要組成部分之一,鉆孔的費用通常占PCB制板費用的30%到40%。簡單的說來,PCB上的每一個孔都可以稱之為過孔。從作用上看,過孔可以分成兩類:一是用作各層間的電氣連接;二是用作器件的固定或定位。如果從工藝制程上來說,這些過孔一般又分為三類,即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷線路板的頂層和底層表面,具有一定深度,用于表層線路和下面的內(nèi)層線路的連接,孔的深度通常不超過一定的比率(孔徑)。埋孔是指位于印刷線路板內(nèi)層的連接孔,它不會延伸到線路板的表面。上述兩類孔都位于線路板的內(nèi)層,層壓前利用通孔成型工藝完成,在過孔形成過程中可能還會重疊做好幾個內(nèi)層。第三種稱為通孔,這種孔穿過整個線路板,可用于實現(xiàn)內(nèi)部互連或作為元件的安裝定位孔。由于通孔在工藝上更易于實現(xiàn),成本較低,所以絕大部分印刷電路板均使用它,而不用另外兩種過孔。以下所說的過孔,沒有特殊說明的,均作為通孔考慮。
上傳時間: 2013-11-08
上傳用戶:chenhr
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽: layout design pcb 硬件工程師
上傳時間: 2013-10-22
上傳用戶:pei5
PCB設(shè)計問題集錦 問:PCB圖中各種字符往往容易疊加在一起,或者相距很近,當(dāng)板子布得很密時,情況更加嚴重。當(dāng)我用Verify Design進行檢查時,會產(chǎn)生錯誤,但這種錯誤可以忽略。往往這種錯誤很多,有幾百個,將其他更重要的錯誤淹沒了,如何使Verify Design會略掉這種錯誤,或者在眾多的錯誤中快速找到重要的錯誤?!? 答:可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問: What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答:這是有關(guān)制造方面的一個檢查,您沒有相關(guān)設(shè)定,所以可以不檢查。 問: 怎樣導(dǎo)出jop文件?答:應(yīng)該是JOB文件吧?低版本的powerPCB與PADS使用JOB文件?,F(xiàn)在只能輸出ASC文件,方法如下STEP:FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件,再保存為JOB文件。 問: 怎樣導(dǎo)入reu文件?答:在ECO與Design 工具盒中都可以進行,分別打開ECO與Design 工具盒,點擊右邊第2個圖標(biāo)就可以。 問: 為什么我在pad stacks中再設(shè)一個via:1(如附件)和默認的standardvi(如附件)在布線時V選擇1,怎么布線時按add via不能添加進去這是怎么回事,因為有時要使用兩種不同的過孔。答:PowerPCB中有多個VIA時需要在Design Rule下根據(jù)信號分別設(shè)置VIA的使用條件,如電源類只能用Standard VIA等等,這樣操作時就比較方便。詳細設(shè)置方法在PowerPCB軟件通中有介紹。 問:為什么我把On-line DRC設(shè)置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會呢?答:首先這不是錯誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個,但是不使用它作為CAM輸出數(shù)據(jù). 問:我用ctrl+c復(fù)制線時怎設(shè)置原點進行復(fù)制,ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答: 復(fù)制布線時與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問:用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5),不知有什么辦法可以輕易想拉起左就左,右就右。答: 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問: 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起,而你教程里都會好好的(圖8)答:這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習(xí)。 問: 尊敬的老師:您好!這個圖已經(jīng)畫好了,但我只對(如圖1)一種的完全間距進行檢查,怎么錯誤就那么多,不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下,如果還有什么問題請指出來,本人在改進。謝?。。。?!答:請注意您的DRC SETUP窗口下的設(shè)置是錯誤的,現(xiàn)在選中的SAME NET是對相同NET進行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項參數(shù)的含義請仔細閱讀第5部教程. 問: U101元件已建好,但元件框的拐角處不知是否正確,請幫忙CHECK 答:元件框等可以通過修改編輯來完成。問: U102和U103元件沒建完全,在自動建元件參數(shù)中有幾個不明白:如:SOIC--》silk screen欄下spacing from pin與outdent from first pin對應(yīng)U102和U103元件應(yīng)寫什么數(shù)值,還有這兩個元件SILK怎么自動設(shè)置,以及SILK內(nèi)有個圓圈怎么才能畫得與該元件參數(shù)一致。 答:Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據(jù)元件資料自己計算。
上傳時間: 2013-10-07
上傳用戶:comer1123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1