<bdo id="2kwkq"></bdo>
<bdo id="2kwkq"></bdo>
激光測距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測量、航空與大地的測量、國防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測距技術(shù)(BSTPLR)，通過分析發(fā)現(xiàn)其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計數(shù)器或?qū)Ｓ眉呻娐?ASIC)來完成，這使得激光測距儀在研發(fā)、系統(tǒng)的改造升級和自主知識產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現(xiàn)場可編程門陣列(FPGA)來實(shí)現(xiàn)脈沖激光測距中的高精度高速計數(shù)及其他相關(guān)功能，基本解決了以上存在的問題。 論文通過對雙自觸發(fā)脈沖激光測距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對其中的信號處理單元采用了FPGA+單片機(jī)的設(shè)計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊，在整個測距系統(tǒng)中是信號處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時鐘頻率，設(shè)計了專用于BSTPLR的高速高精度計數(shù)芯片，負(fù)責(zé)對測距信號產(chǎn)生電路中的時刻鑒別電路輸出信號進(jìn)行計數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來實(shí)現(xiàn)。系統(tǒng)可以通過鍵盤預(yù)置門控信號的寬度以均衡測量的精度和速度，測量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測試時基本滿足設(shè)計要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測距 關(guān)鍵技術(shù)
上傳時間： 2013-04-24
上傳用戶：dapangxie
DFT(離散傅立葉變換)作為將信號從時域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號處理中起著核心作用
標(biāo)簽： FPGA FFT 擴(kuò)展 處理器
上傳時間： 2013-08-04
上傳用戶：wangdean1101
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計方法對實(shí)際的進(jìn)化硬件設(shè)計具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險低和現(xiàn)場可靈活配置等優(yōu)點(diǎn),可以在更短的時間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設(shè)計系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設(shè)計思路,研制了一種FPGA快速實(shí)驗(yàn)開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線,基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線接口中.最后通過一個通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計中的應(yīng)用.
標(biāo)簽： FPGA 現(xiàn)場可編程 應(yīng)用研究 邏輯門
上傳時間： 2013-04-24
上傳用戶：龍飛艇
本課題源于空中機(jī)器人大賽參賽項(xiàng)目。針對比賽要求，提出了一種基于ARM的低成本、高性能的嵌入式微小無人機(jī)飛行控制系統(tǒng)的整體方案，并由此展開了一系列的研究工作。 本文的重點(diǎn)是飛行控制系統(tǒng)的姿態(tài)確定系統(tǒng)設(shè)計和飛行控制系統(tǒng)的硬件設(shè)計及實(shí)現(xiàn)。 本文首先回顧了國內(nèi)外微小無人機(jī)發(fā)展歷程，介紹了其研究現(xiàn)狀，并指出了微小無人機(jī)的發(fā)展趨勢。根據(jù)需求設(shè)計了低價位、高性能的嵌入式微小無人機(jī)飛行控制系統(tǒng)的整體方案。 設(shè)計了低成本、低功耗的微小無人機(jī)的姿態(tài)確定系統(tǒng)方案，利用姿態(tài)四元數(shù)、龍格庫塔法、高斯牛頓法和擴(kuò)展卡爾曼濾波器估計出系統(tǒng)的姿態(tài)矩陣；對姿態(tài)確定方案進(jìn)行了仿真。 設(shè)計了基于ARM的飛行控制系統(tǒng)的硬件部分，包括電源及復(fù)位電路，UART、SPI、JTAG等接口電路，PWM信號發(fā)生電路，A/D采樣電路及前置電路，光電耦合電路等；完成了整個飛控系統(tǒng)PCB板制作以及對所設(shè)計電路的調(diào)試工作，使得系統(tǒng)運(yùn)轉(zhuǎn)正常。 最后針對本文設(shè)計的硬件平臺進(jìn)行了啟動代碼等系統(tǒng)底層軟件的編寫和調(diào)試，建立了系統(tǒng)的啟動環(huán)境。
上傳時間： 2013-06-03
上傳用戶：kgylah
本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價導(dǎo)彈在飛行過程中的性能，由于試車臺是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當(dāng)巨大，保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計，其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計，增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性，并且可以將整個PCM通信系統(tǒng)設(shè)計成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點(diǎn)研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計，系統(tǒng)采用的是FPGA技術(shù)來實(shí)現(xiàn)數(shù)據(jù)采集和信號處理，采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計。采用基于NiosII實(shí)現(xiàn)串口通訊，構(gòu)建了實(shí)時性和準(zhǔn)確性通信網(wǎng)絡(luò)，實(shí)現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明，采用FPGA技術(shù)實(shí)現(xiàn)PCM信號的編碼、傳輸、解碼，能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。
標(biāo)簽： FPGA PCM 通信實(shí)現(xiàn) 多路
上傳時間： 2013-04-24
上傳用戶：com1com2
本課題是江蘇省“十一五”工業(yè)攻關(guān)項(xiàng)目“總線化智能多參數(shù)高精度檢測及控制儀表開發(fā)與產(chǎn)業(yè)化(BE2006090)”。本項(xiàng)目要求多環(huán)境參數(shù)測控、多總線接口，選擇具有豐富接口的高速處理器作為本項(xiàng)目的核心。為滿足多參數(shù)測控精度和多網(wǎng)絡(luò)接口通訊可靠性，嵌入式設(shè)計是應(yīng)用系統(tǒng)的理想選擇。本文所研究的多參數(shù)測控裝置是以三星公司生產(chǎn)的32位ARM微處理器S3C2410為核心的嵌入式系統(tǒng)，該系統(tǒng)能實(shí)時地獲取水環(huán)境參數(shù)，為水環(huán)境和多總線接口提供基本的數(shù)據(jù)和控制信息。 本文詳細(xì)地介紹了MODBUS和CAN-BUS總線協(xié)議和通訊原理，闡述了水產(chǎn)養(yǎng)殖幾個重要環(huán)境參數(shù)一溶解氧、溫度、PH值的檢測算法原理、以及傳感器調(diào)理電路和溫度、溶解氧的控制策略，進(jìn)行了測控系統(tǒng)的硬件架構(gòu)和各個模塊的原理設(shè)計，實(shí)現(xiàn)了操作系統(tǒng)的移植，編寫了驅(qū)動程序。在基于QT/E環(huán)境下實(shí)現(xiàn)了系統(tǒng)的測控和總線通訊部分上層軟件設(shè)計。提出并實(shí)施了系統(tǒng)測試方案，成功地完成了測控系統(tǒng)的硬件、軟件測試、以及通信功能測試和現(xiàn)場在線測試。 本論文的研究開發(fā)工作是在實(shí)踐的基礎(chǔ)上完成的，實(shí)驗(yàn)結(jié)果證明該系統(tǒng)充分利用了S3C2410芯片提供的資源，具有高性能、低功耗、低成本的優(yōu)點(diǎn)，在各個方面的性能比傳統(tǒng)的水環(huán)境參數(shù)測控系統(tǒng)有很大提高，通過測試實(shí)現(xiàn)了預(yù)期的各種功能，完全達(dá)到預(yù)期要求。
標(biāo)簽： ARM 網(wǎng)絡(luò) 環(huán)境 參數(shù)
上傳時間： 2013-06-28
上傳用戶：zuozuo1215
高端濕熱環(huán)境試驗(yàn)箱的溫濕度控制器有著如下特點(diǎn)：①、人機(jī)接口模塊大多采用彩色液晶屏和觸摸屏；②、控制器存儲容量大，可存儲大量溫濕度數(shù)據(jù)；⑧、溫濕度數(shù)據(jù)測量精度高；④、溫濕度控制精度高，具有自調(diào)整能力，可根據(jù)試驗(yàn)條件的變化調(diào)節(jié)控制器內(nèi)部參數(shù)。⑤、輔助功能多，如RS232串口通訊、USB通訊、以太網(wǎng)通訊等，方便和PC機(jī)的連接。此種類型的溫濕度控制器國內(nèi)生產(chǎn)較少。 本文在綜述國內(nèi)溫濕度控制技術(shù)的基礎(chǔ)上，提出了基于ARM9芯片的高性能溫濕度控制的設(shè)計方法。本文主要針對以下幾個方面進(jìn)行了研究：研究試驗(yàn)箱內(nèi)熱力學(xué)過程并建立溫濕度控制系統(tǒng)的簡化數(shù)學(xué)模型；分析溫濕度控制箱的控制方法，選擇合理的溫濕度測量方案，提出了減少誤差的方法；分析溫濕度控制器的功能需求，完成了基于ARM的溫濕度控制器的硬件設(shè)計和調(diào)試；選擇了溫濕度控制系統(tǒng)的控制算法，并在設(shè)計的硬件平臺上實(shí)現(xiàn)；最后對控制效果進(jìn)行了試驗(yàn)分析。 本論文各章節(jié)主要內(nèi)容概述如下： 第1章綜述了濕熱環(huán)境試驗(yàn)設(shè)備技術(shù)和嵌入式系統(tǒng)技術(shù)進(jìn)展，提出了課題的研究內(nèi)容、難點(diǎn)和創(chuàng)新點(diǎn)。 第2章分析了濕熱環(huán)境試驗(yàn)箱溫濕度控制的控制算法，分析了被控空氣的熱力學(xué)過程，得出簡化數(shù)學(xué)模型。 第3章對溫度、濕度測量系統(tǒng)及其誤差消除方法進(jìn)行分析，提出基于AD7711的高精度溫濕度測量方案。 第4章分析溫濕度控制器的需求，完成溫濕度控制器硬件平臺的設(shè)計。 第5章研究溫濕度控制系統(tǒng)的控制算法，在硬件平臺上實(shí)現(xiàn)PID繼電自整定算法。 第6章對溫濕度控制的實(shí)際控制效果進(jìn)行試驗(yàn)分析。 第7章總結(jié)與展望。
上傳時間： 2013-04-24
上傳用戶：bjgaofei
進(jìn)入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對性，即每一套嵌入式系統(tǒng)的開發(fā)設(shè)計都有其特殊的應(yīng)用場合與特定功能，這也是嵌入式系統(tǒng)與通剛的計算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺，并完成了系統(tǒng)的硬件設(shè)計和PCI(Peripheral Component Interconnect)橋的固件設(shè)計。設(shè)計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個硬件開發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計原則，并進(jìn)行全面的電路仿真試驗(yàn)，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn)，并充分考慮到用戶的需要，擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來本文具體工作如下： 1．完全自主設(shè)計了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開發(fā)平臺。基于該硬件平臺，可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無需對硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計實(shí)踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺的設(shè)計原則及設(shè)計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計，在ARM硬件平臺上成功擴(kuò)展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問題。 3．完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設(shè)計。基于此測試卡，可以實(shí)現(xiàn)對系統(tǒng)中的PCI通訊功能進(jìn)行有效測試，以保證整個硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計完成，使其可以作為嵌入式應(yīng)用的二次開發(fā)或?qū)嶒?yàn)平臺，用于工業(yè)產(chǎn)品開發(fā)及高校相關(guān)專業(yè)的實(shí)踐教學(xué)。
標(biāo)簽： CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計
上傳時間： 2013-05-22
上傳用戶：sztfjm
嵌入式系統(tǒng)是一種將底層硬件、實(shí)時操作系統(tǒng)和應(yīng)用軟件相結(jié)合的專用計算機(jī)系統(tǒng)，在經(jīng)濟(jì)社會和人們的日常生活中得到了越來越廣泛的應(yīng)用。嵌入式系統(tǒng)的研究與開發(fā)已成為現(xiàn)代電子領(lǐng)域的重要研究方向之一。嵌入式實(shí)時操作系統(tǒng)是嵌入式系統(tǒng)應(yīng)用軟件開發(fā)的支撐平臺，網(wǎng)絡(luò)化是主要趨勢之一。 μC/OS-Ⅱ作為一種新興的嵌入式實(shí)時操作系統(tǒng)，以其免費(fèi)公開源碼、面向中小型應(yīng)用、可搶占、多任務(wù)以及較好的移植性等突出特點(diǎn)，在各類嵌入式設(shè)備中得到廣泛應(yīng)用。然而，μC/OS-Ⅱ內(nèi)核中不支持TCP/IP協(xié)議棧，因而無法適應(yīng)嵌入式設(shè)備網(wǎng)絡(luò)化的需要。本文的主要目標(biāo)是：在計算資源嚴(yán)重受限的條件下，研究使嵌入式系統(tǒng)支持TCP/IP協(xié)議的策略及其實(shí)現(xiàn)方法。 本課題以實(shí)驗(yàn)室現(xiàn)有的Samsung S3C44BOX芯片為核心的ARM開發(fā)板作為硬件平臺，分析了ARM7TDM[內(nèi)核的特點(diǎn)及S3C44BOX的結(jié)構(gòu)。在詳細(xì)分析實(shí)時操作系統(tǒng)μC/OS-Ⅱ及其內(nèi)核原理的基礎(chǔ)上對其進(jìn)行適當(dāng)?shù)母倪M(jìn)并成功移植到ARM硬件平臺上。針對μC/OS-Ⅱ內(nèi)核不支持TCP/IP協(xié)議棧的問題，引進(jìn)了嵌入式TCP/IP協(xié)議uIP，將其應(yīng)用到μC/OS-Ⅱ上，成為μC/OS-Ⅱ的網(wǎng)絡(luò)服務(wù)模塊，實(shí)現(xiàn)了對μC/OS-Ⅱ的網(wǎng)絡(luò)功能的擴(kuò)充，并在uIP基礎(chǔ)上編寫了相關(guān)的網(wǎng)絡(luò)驅(qū)動程序。最后，本課題設(shè)計了基于HTTP協(xié)議的嵌入式Web服務(wù)器和基于TFTP協(xié)議的遠(yuǎn)程文件傳輸，從而使網(wǎng)絡(luò)遠(yuǎn)程監(jiān)控測量和在線程序的更新下載成為現(xiàn)實(shí)。 本課題經(jīng)過數(shù)月的軟硬件的設(shè)計和調(diào)試，已實(shí)現(xiàn)了最初的設(shè)計目標(biāo)。測試結(jié)果表明：移植到ARM處理器上的μC/OS-Ⅱ內(nèi)核可以成功實(shí)現(xiàn)對任務(wù)的調(diào)度；對μC/OS-Ⅱ內(nèi)核擴(kuò)充的TCP/IP協(xié)議——uIP可正常運(yùn)行：嵌入式Web服務(wù)器和遠(yuǎn)、程文件傳輸在實(shí)驗(yàn)室局域網(wǎng)中的穩(wěn)定運(yùn)行，更加證明了本課題的成功性。
標(biāo)簽： TCPIP ARM 協(xié)議 網(wǎng)絡(luò)測控
上傳時間： 2013-05-17
上傳用戶：LSPSL
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<pre id="2k2ko"></pre>