<table id="eyewc"></table>
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能?！ ∨c國際先進技術相比，我國在這一領域的研究和開發(fā)工作還相當落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結(jié)束無“芯”的歷史，并向設計出更高性能處理器的目標邁進?！ “苿?chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術。設計過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結(jié)束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內(nèi)容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進行了在線調(diào)試，修正其錯誤?！ 〗?jīng)過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng)，達到了預計的設計要求?！ ?/p>
上傳時間： 2013-07-07
上傳用戶：標點符號
JPEG2000是新一代的靜態(tài)圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應用前景，特別是在數(shù)碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復雜度遠遠高于JPEG，完全采用軟件方案實現(xiàn)將會占用大量的處理器時間和內(nèi)存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費類電子產(chǎn)品中的應用，打開巨大的潛在市場，研究硬件實現(xiàn)的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復雜的數(shù)學運算，但邏輯控制流程復雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現(xiàn)該算法并進行優(yōu)化，在研究和分析了上下文編碼算法運算特點的基礎上，設計了列判斷和交錯存儲相結(jié)合的硬件實現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現(xiàn)方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸?shù)哪芰?，而碼流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實現(xiàn)漸進傳輸?shù)哪康?。本文對JPEG2000中實現(xiàn)漸進傳輸?shù)臋C制進行了分析，并研究了碼流組織的算法實現(xiàn)。 為了對JPEG2000算法實現(xiàn)進行驗證，本文設計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證，實驗結(jié)果表明本文設計的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
本文首先在介紹多用戶檢測技術的原理以及系統(tǒng)模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結(jié)構(gòu)。 接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數(shù)學公式推導和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復用技術的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
基于小波變換和神經(jīng)網(wǎng)絡理論,對非穩(wěn)定、大信噪比(SNR)變化的通信信號進行有效的特征提取和分類,實現(xiàn)了通信信號調(diào)制方式的分類識別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細節(jié)作為特征采,實驗得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號特征矢量,提取的信號特征矢量64點;然后依據(jù)神經(jīng)網(wǎng)絡理論,分別采用BP網(wǎng)絡作為分類器對通信信號調(diào)制識別分類.從計算機模擬實驗結(jié)果可知,該方法能很好地完成通信信號調(diào)制識別分類任務,使識別正確率得到了明顯改善,同時降低了識別分類過程的復雜度,并且為通信信號調(diào)制識別的DSP實現(xiàn)提供了快速計算的理論基礎.其次,介紹了TMS320LF2407 DSP和FPGA的結(jié)構(gòu)原理,并在此基礎上設計了數(shù)字信號處理板和制作調(diào)試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應用程序,并在信號處理板上調(diào)試和運行.
標簽： DSPs FPGA 通信信號 調(diào)制識別
上傳時間： 2013-07-23
上傳用戶：731140412
本文對基于DSP和FPGA運動控制器的設計進行了研究。主要內(nèi)容如下： （1）深入研究國內(nèi)外運動控制技術的發(fā)展現(xiàn)狀和前景。 （2）規(guī)劃運動控制器的硬件和軟件整體研發(fā)方案。 （3）對運動控制器的各個功能模塊進行硬件設計。 （4）對運動控制算法和數(shù)字濾波算法進行設計，編寫控制軟件。 （5）對運動控制系統(tǒng)的性能進行分析和訪真，調(diào)節(jié)控制器參數(shù)，使運動控制系統(tǒng)具有較好的靜態(tài)特性和動態(tài)特性。 （6）構(gòu)建實驗系統(tǒng)，編寫人機界面軟件，驗證運動控制器的性能。
上傳時間： 2013-06-13
上傳用戶：haobin315
隨著半導體技術與數(shù)字集成電路(微處理器、存貯器以及標準邏輯門電路等)技術的迅速發(fā)展，特別是隨著計算機技術的發(fā)展，在工業(yè)生產(chǎn)和科學技術研究的各行各業(yè)中，人們利用PC機的強大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件，開發(fā)出各種測量儀器(虛擬儀器)，傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成，分立IC愈多，給系統(tǒng)的電路設計、調(diào)試及維護帶來諸多不便。而隨著EDA技術的飛速發(fā)展，大規(guī)?？删幊踢壿嬓酒珻PLD / FPGA應運而生。這類芯片可以替代幾十甚至上百塊通用IC芯片，而且，因其可用硬件描述語言進行芯片設計、支持在線編程和在系統(tǒng)編程等優(yōu)點而備受青睞。本課題主要是用FPGA實現(xiàn)一個驗證平臺。用于SOC及IPCore的驗證。用FPGA系統(tǒng)驗證板實現(xiàn)在實際硬件環(huán)境中的驗證可以彌補ASIC 設計流程中仿真的不足, 通過該驗證也可以加快ASIC設計且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術的發(fā)展，然后介紹了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在現(xiàn)代集成電路設計領域的一些應用。最后，具體設計了一塊用設計驗證的開發(fā)板，并討論了其設計結(jié)構(gòu)，流程及驗證方法。
上傳時間： 2013-05-16
上傳用戶：bakdesec
介紹了一種基于ARM9 和CPLD 架構(gòu)的嵌入式輸入輸出系統(tǒng)的軟硬件設計。系統(tǒng)以工業(yè)級EP9315 為核心，擴展了LCD、觸摸屏、以太網(wǎng)、串口和USB 等控制接口；以MAX2_EPM240為核
標簽： ARM9 CPLD 輸入輸出 系統(tǒng)設計
上傳時間： 2013-05-27
上傳用戶：pwcsoft
射頻和無線技術入門,絕對的從零開始，Caribbean j. Weisman 著
上傳時間： 2013-04-24
上傳用戶：xiaowei314
目前大型風電場遠程監(jiān)控系統(tǒng)的研究和應用，有實際意義
標簽： 大型 風電場 遠程監(jiān)控系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：yjmyjm
隨著微電子技術的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復雜的圖像處理算法。將圖像處理算法進行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預處理后的圖像數(shù)據(jù)，來運行算法結(jié)構(gòu)復雜，乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應用，完成了Stratix芯片的選型。設計了數(shù)字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設計，并調(diào)試成功，應用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟效果。（3）充分利用FPGA的設計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學濾波和自適應閾值的FPGA實現(xiàn)，并給出了詳細的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊?。?）學習了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設計。
上傳時間： 2013-07-22
上傳用戶：Divine
<input id="uq6qo"></input>