伽勒華域乘法器用于RS編碼中
伽勒華域乘法器用于RS編碼中，用verilogHDL語言實現(xiàn)...
模擬乘法器技術(shù)資料
?? 資源總數(shù)：9815
?? 源代碼：13031
?? 電路圖：1
?? 模擬乘法器全部資料 (9815個)
用impulse c編寫的18x18位的乘法器。
用impulse c編寫的18x18位的乘法器。...
一個以LABVIEW環(huán)境開發(fā)的乘法器程序后面板和前面板
一個以LABVIEW環(huán)境開發(fā)的乘法器程序后面板和前面板...
本程序是11位帶符號位的乘法器
本程序是11位帶符號位的乘法器，其中最高位為符號位(sign)，中間7位是指數(shù)部分(Exponent)，最后3位是尾數(shù)(Matissa)。表示數(shù)據(jù)的范圍是-2^-63-----+2^64.該工程文件有...
軟件的使用程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機,
軟件的使用程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機,...
一個32位元的浮點數(shù)乘法器
一個32位元的浮點數(shù)乘法器，可將兩IEEE 754格式的值進行相乘...
高速乘法器 高速乘法器 高速乘法器 高速乘法器
高速乘法器 高速乘法器 高速乘法器 高速乘法器...
用HDPLD實現(xiàn)的高速并行乘法器
用HDPLD實現(xiàn)的高速并行乘法器，其輸入為兩個帶符號位的4位二進制數(shù)...
布斯乘法器的語言描述功能違反外 暗暗達到
布斯乘法器的語言描述功能違反外 暗暗達到...
FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.VHDL語言。可實現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。
FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.VHDL語言。可實現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。...