国模雨婷捆绑高清在线,色婷婷亚洲精品,久久久久久麻豆

比較詳細的規(guī)范

基于ARMDSP的雙足機器人導航控制系統(tǒng)的研究

雙足機器人是一個多自由度、多變量、非線性的復雜動力學系統(tǒng)。其控制平臺的研究往往涉及嵌入式技術、傳感器技術、步態(tài)規(guī)劃、路徑導航、人工智能、自動化控制等多種理論與技術，體現(xiàn)了信息科學和人工智能技術的最新成果，應用領域廣大，具有重要的研究價值。其中，雙足機器人導航控制系統(tǒng)是雙足機器人控制平臺研究中的重點和難點，將在自動駕駛、未知區(qū)域的探索、危險環(huán)境作業(yè)、核電站的維護等領域中發(fā)揮極大的作用。本文以雙足機器人導航控制系統(tǒng)的設計為研究背景，結(jié)合嵌入式系統(tǒng)開發(fā)的關鍵技術，主要論述了兩個核心內(nèi)容：一是雙足機器人導航?jīng)Q策系統(tǒng)的設計。該系統(tǒng)是基于一種新式的ARM&DSP主從控制模式下的設計。該設計借助內(nèi)外傳感器系統(tǒng)的反饋，通過對多傳感器信息的融合與處理，在導航?jīng)Q策算法的作用下，實現(xiàn)雙足機器人在未知環(huán)境下平滑的自主導航。二是為增強雙足機器人導航的人機交互性和控制系統(tǒng)對突發(fā)事件的處理能力，在基于MiniGUI的系統(tǒng)平臺上設計了雙足機器人的導航控制系統(tǒng)界面。論文的主要內(nèi)容包括：首先，設計了雙足機器人的本體模型，并對雙足機器人的步態(tài)規(guī)劃做了理論研究，為步態(tài)控制獲得理論上的支持。然后，就雙足機器人導航控制平臺的搭建做了詳細的介紹，并著重對主從控制器間通訊的CAN接口做了詳細的設計。接著，從兩個層面設計了導航?jīng)Q策系統(tǒng)，一是根據(jù)內(nèi)部傳感器得到的關節(jié)信息，比對決策層中的步態(tài)規(guī)劃算法，對關節(jié)的運動進行實時的補償和調(diào)整，實現(xiàn)各關節(jié)動作的協(xié)調(diào)，得到標準的步態(tài)，保證每一步的穩(wěn)定和準確。二是對外部傳感器獲得的外界環(huán)境信息進行處理，構(gòu)建出供決策層使用的外部環(huán)境模型，之后在基于模糊神經(jīng)網(wǎng)絡的導航算法的指引下，實現(xiàn)雙足機器人對外界環(huán)境做出合理、平滑的響應。最后，介紹了導航控制界面的設計與實現(xiàn)。重點介紹了MiniGUI開發(fā)平臺的搭建、基于MiniGUI的界面程序的設計以及程序在開發(fā)板上的移植，實現(xiàn)了控制界面在雙足機器人導航上的應用。

標簽： ARMDSP 雙足機器人導航控制系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：527098476
帶有串行接口的功率電能計量芯片

CS5460是CRYSTAL公司最新推出的帶有串行接口的單相雙向功率,電能計量集成電路芯片,該芯片比目前比較流行的電子電度表芯片如AD7750、AD7755更容易實現(xiàn)與微處理器的連接.用CS5460可

標簽： 串行接口功率電能計量芯片

上傳時間： 2013-04-24

上傳用戶：snowkiss2014
基于ARM平臺的數(shù)碼相框軟件開發(fā)

數(shù)字攝影的興起不可避免地引起了數(shù)碼相框的發(fā)展，因為僅有不到35％的數(shù)碼照片被打印。數(shù)碼相框的基本原理就是采用普通相框的造型，把原來相框中間的照片部分換成液晶顯示屏，配上電源，存儲介質(zhì)等，使得同一個相框內(nèi)可以循環(huán)播放照片，比普通相框的單一顯示功能更有優(yōu)勢。從2007年開始，數(shù)碼相框的市場關注度開始激增。在2008年，數(shù)碼相框市場呈現(xiàn)高速發(fā)展的態(tài)勢，具有極高的潛在市場價值。本論文以此為出發(fā)點，進行數(shù)碼相框軟件的開發(fā)研究工作。作為一款嵌入式產(chǎn)品，核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構(gòu)處理器之中的一款——三星S3C2440A，顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面，Bootloader采用較為成熟的u-boot-1.1.4，Linux內(nèi)核的版本為2.6.12，系統(tǒng)命令集由busybox構(gòu)成。利用ARM處理器對Linux系統(tǒng)良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點，進行圖像顯示、音頻播放與文件管理。對于目前大部分數(shù)碼相框在圖片瀏覽和文件管理功能上的不足，本設計的圖像顯示功能充分利用了觸摸屏功能，實現(xiàn)了圖像的觸摸式移動，使用戶可以自由的觀看放大后的圖像；文件管理功能則設計成了類似windows的文件瀏覽器，不僅具有豐富的文件管理功能，而且使習慣了windows的廣大用戶可以很快的熟悉此功能，并為將來升級為下一代的細分產(chǎn)品——數(shù)碼相冊做好準備。本設計的核心是基于ARM平臺的系統(tǒng)移植與基于QT的應用程序設計。首先根據(jù)系統(tǒng)的總體設計思路選擇合適的硬件組合；然后在此基礎上進行u-boot的移植，嵌入式Linux的移植，QT Embedded/Qtopia的移植，以及最后QT圖形界面的設計。

標簽： ARM 數(shù)碼相框軟件開發(fā)

上傳時間： 2013-04-24

上傳用戶：rockjablew
JPEG2000基于位平面掃描的上下文編碼的研究和FPGA實現(xiàn)

JPEG2000是新一代的靜態(tài)圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應用前景，特別是在數(shù)碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復雜度遠遠高于JPEG，完全采用軟件方案實現(xiàn)將會占用大量的處理器時間和內(nèi)存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費類電子產(chǎn)品中的應用，打開巨大的潛在市場，研究硬件實現(xiàn)的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復雜的數(shù)學運算，但邏輯控制流程復雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現(xiàn)該算法并進行優(yōu)化，在研究和分析了上下文編碼算法運算特點的基礎上，設計了列判斷和交錯存儲相結(jié)合的硬件實現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現(xiàn)方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸?shù)哪芰Γa流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實現(xiàn)漸進傳輸?shù)哪康摹１疚膶PEG2000中實現(xiàn)漸進傳輸?shù)臋C制進行了分析，并研究了碼流組織的算法實現(xiàn)。為了對JPEG2000算法實現(xiàn)進行驗證，本文設計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證，實驗結(jié)果表明本文設計的算法模塊功能正確，并在一定程度上提高了編碼速度。

標簽： JPEG 2000 FPGA 編碼

上傳時間： 2013-04-24

上傳用戶：獨孤求源
基于FPGA的嵌入式MCU設計與應用研究

隨著電子技術和信息技術的發(fā)展，可編程邏輯器件的應用領域越來越寬。可編程SoC設計已成為SoC設計的新方法。論文介紹了可編程邏輯器件的設計方法和開發(fā)技術，并用硬件描述語言和FPGA／CPLD設計技術，探索和研究了基于FPGA的RISCMCU的設計與實現(xiàn)過程。論文參照Mircochip公司的PICl6C5X單片機的體系結(jié)構(gòu)，設計了8位RISCMCU。該嵌入式MCU設計采用了自頂向下的設計方法和模塊化設計思想。MCU總體結(jié)構(gòu)設計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后，對各模塊的具體技術實現(xiàn)細節(jié)分別進行了闡述。論文中設計的MCU能實現(xiàn)PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應用是基于FPGA的，能與其他外設IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應用更具靈活性。軟件仿真和硬件驗證表明：所設計的嵌入式MCU在各方面均達到了一定的性能指標，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設計R／SCMCU的IP核提供了值得借鑒的探索成果和設計思路，在通用控制領域也有一定的實用價值。此外，論文中還介紹了三相SPWM控制模塊的設計，該模塊具有死區(qū)時間和載波比任意可調(diào)的特點，可以單獨應用，也可以作為MCU的外設子模塊應用。

標簽： FPGA MCU 嵌入式應用研究

上傳時間： 2013-07-16

上傳用戶：熊少鋒
基于FPGA的串行通信實現(xiàn)與CRC校驗

本文應用EDA技術，基于FPGA器件設計與實現(xiàn)UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規(guī)模的應用，而且采用Verilog輸入法與工藝性無關，利用系統(tǒng)設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現(xiàn)。實驗結(jié)果表明，基于EDA技術的現(xiàn)場可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設計方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實現(xiàn)了串行數(shù)據(jù)的通信功能，并對數(shù)據(jù)作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。

標簽： FPGA CRC 串行通信實現(xiàn)

上傳時間： 2013-04-24

上傳用戶：Altman
橢圓曲線密碼體制的數(shù)字簽名算法

隨著計算機運算速度的提高和計算機網(wǎng)絡的發(fā)展，基于離散對數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當前密碼學界研究的熱點之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時間復雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢，使得采用專用集成電路來實現(xiàn)橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應用，針對基于橢圓曲線數(shù)字簽名算法的FPGA實現(xiàn)進行了較為深入的探討與研究。本課題從實際應用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實現(xiàn)方案：首先，對實現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術進行了剖析和系統(tǒng)設計。然后，按照層次化、模塊化的設計思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設計輸入，對各運算器和控制模塊進行電路設計；采用Menter公司的ModelSim SE 6.2b工具對之進行功能仿真，以保證底層設計的正確性。最后，在確保每個模塊的設計正確的前提下，完成電路的總體設計，再進行總體設計的仿真與測試。本課題對Schnorr數(shù)字簽名算法的改進，實現(xiàn)了比未改進前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運行時間。對基于橢圓曲線數(shù)字簽名算法的設計也獲得了良好的指標：產(chǎn)生簽名只需要1ms多的時間，驗證簽名也需要不到3ms。本課題的研究對實現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務和電子政務等領域都有重要的應用價值，其成果具有廣泛的應用前景。

標簽： 橢圓曲線密碼體制數(shù)字簽名算法

上傳時間： 2013-04-24

上傳用戶：獨孤求源
應用于十萬門FPGA的全數(shù)字鎖相環(huán)設計

在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質(zhì)量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時鐘延時問題主要使用時鐘延時補償電路。為了消除FPGA芯片內(nèi)的時鐘延時，減小時鐘偏差，本文設計了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進為數(shù)字方式實現(xiàn)的時鐘延遲測量電路，和延時補償調(diào)整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現(xiàn)可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調(diào)節(jié)電路的設計，實現(xiàn)可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。

標簽： FPGA 應用于全數(shù)字鎖相環(huán)

上傳時間： 2013-07-06

上傳用戶：LouieWu
智能SD卡座規(guī)范

智能SD卡座規(guī)範，智能SD卡又名SIMT卡、NFC TF卡、NFC Micro SD卡，可應用于近場通訊，移動支付領域，目前由銀聯(lián)主導推行

標簽： SD卡

上傳時間： 2013-07-17

上傳用戶：515414293
基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究

針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實驗中,使用了現(xiàn)場可編程門陣列( FPGA) 來實現(xiàn)各模塊的邏輯功能。最終實現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗證了動態(tài)內(nèi)存核[7 ]的實用性。

標簽： Sdram SDR RAM LED

上傳時間： 2013-08-21

上傳用戶：sjw920325