PN結(jié) 單向?qū)щ娦?本征激發(fā) JFET的外部特性 三極管特性曲線等
上傳時間： 2013-07-30
上傳用戶：liber
近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務的需求迅猛增加，促進了寬帶無線通信新技術(shù)的發(fā)展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現(xiàn)系統(tǒng)的時頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法，并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓練符號或?qū)ьl等附加信息，并利用導頻或訓練符號的相關(guān)性實現(xiàn)時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點進行了闡述，還介紹了在相關(guān)軟件平臺進行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現(xiàn)了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現(xiàn)。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點，但可以根據(jù)不同的信道環(huán)境選用它們。
標簽： FPGA 數(shù)據(jù) 同步的 仿真實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設計方法進行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設計。 整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實際需要，設計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術(shù)的滑動相關(guān)捕獲和分時復用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著，論文給出了系統(tǒng)總體設計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時間： 2013-07-04
上傳用戶：yd19890720
QFN SMT工藝設計指導.pdf 一、基本介紹 QFN（Quad Flat No Lead）是一種相對比較新的IC封裝形式，但由于其獨特的優(yōu)勢，其應用得到了快速的增長。QFN是一種無引腳封裝，它有利于降低引腳間的自感應系數(shù)，在高頻領(lǐng)域的應用優(yōu)勢明顯。QFN外觀呈正方形或矩形，大小接近于CSP，所以很薄很輕。元件底部具有與底面水平的焊端，在中央有一個大面積裸露焊端用來導熱，圍繞大焊端的外圍四周有實現(xiàn)電氣連接的I/O焊端，I/O焊端有兩種類型：一種只裸露出元件底部的一面，其它部分被封裝在元件內(nèi)；另一種焊端有裸露在元件側(cè)面的部分。 QFN采用周邊引腳方式使PCB布線更靈活，中央裸露的銅焊端提供了良好的導熱性能和電性能。這些特點使QFN在某些對體積、重量、熱性能、電性能要求高的電子產(chǎn)品中得到了重用。 由于QFN是一種較新的IC封裝形式，IPC-SM-782等PCB設計指南上都未包含相關(guān)內(nèi)容，本文可以幫助指導用戶進行QFN的焊盤設計和生產(chǎn)工藝設計。但需要說明的是本文只是提供一些基本知識供參考，用戶需要在實際生產(chǎn)中不斷積累經(jīng)驗，優(yōu)化焊盤設計和生產(chǎn)工藝設計方案，以取得令人滿意的焊接效果
上傳時間： 2013-04-24
上傳用戶：吳之波123
LED主要參數(shù)與特性 LED是利用化合物材料制成pn結(jié)的光電器件。它具備pn結(jié)結(jié)型器件的電學特性：I-V特性、C-V特性和光學特性：光譜響應特性、發(fā)光光強指向特性、時間特性以及熱學特性。本文將為你詳細介紹。
上傳時間： 2013-04-24
上傳用戶：17826829386
文章介紹了系統(tǒng)的硬件電路原理與具體實現(xiàn)方法，其中主要包括載波恢\r\n復電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電\r\n路的實現(xiàn)進行優(yōu)化設計，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設計利用Verilog 硬件描述語言完成，通過后仿真驗證\r\n電路正確性，并給出綜合結(jié)果。
上傳時間： 2013-08-09
上傳用戶：qiaoyue
文中建立不同類型目標的模型匹配數(shù)據(jù)庫；采用最小周長多邊形構(gòu)造目標主體輪廓的近似多邊形，以簡化目標主體輪廓減少算法處理的數(shù)據(jù)量；提取具有仿射不變性的多邊形頂點個數(shù)、最長線段兩側(cè)頂點個數(shù)、同底三角形面積比向量特征不變量對待識別目標進行描述，應用3個特征量在模型匹配數(shù)據(jù)庫中逐一進行分層遍歷搜索匹配。實驗表明，基于模型匹配的目標識別算法能夠快速的識別目標，提高了目標識別的實時性，同時能夠判定目標所處的姿態(tài)狀況。
上傳時間： 2013-10-20
上傳用戶：q3290766
用于定量表示ADC動態(tài)性能的常用指標有六個，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態(tài) 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
用動畫的方式進行模擬，介紹模電里的基礎性原理，像PN節(jié) 二極管 三極管 CMOS
上傳時間： 2013-10-30
上傳用戶：66666
用動畫的方式進行模擬，介紹模電里的基礎性原理，像PN節(jié) 二極管 三極管 CMOS
上傳時間： 2013-10-18
上傳用戶：bruce
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
