常用經典典型電路，如全加器，乘法器，如何減小資源
標簽： 典型 電路
上傳時間： 2013-11-27
上傳用戶：lijinchuan
8位risc cpu的編寫，使用quartus軟件對其進行寫入，里面內置乘法器、除法器等模塊
標簽： risc cpu 8位 編寫
上傳時間： 2016-08-13
上傳用戶：cc1915
使用列表法，VHDL語言實現的基于多項式基的有限域乘法器，用于AES算法等對有限域乘法有要求的算法
標簽：
上傳時間： 2013-12-10
上傳用戶：愛死愛死
Multisim2001軟件的仿真電路實例261例，都是源文件哦，包括一般常見電路及乘法器電路仿真，運放電路仿真，控制電路仿真，數字電路仿真。超值
標簽： Multisim 2001 261 軟件
上傳時間： 2014-01-04
上傳用戶：busterman
關于verilog的各個基本模塊的源代碼，如加法器，寄存器，選擇器及各個測試文件
標簽： verilog 模塊 源代碼
上傳時間： 2014-01-01
上傳用戶：xsnjzljj
改進型FIR濾波器，改進后所用的資源比改進前節省了很多乘法器
標簽： FIR 改進型 濾波器
上傳時間： 2016-09-07
上傳用戶：海陸空653
ALTERA上DE2平臺，verilog描述，無符號乘法器，在數碼管顯示結果。
標簽： ALTERA DE2
上傳時間： 2013-12-13
上傳用戶：牧羊人8920
剛自學了struts，做了個加法器，希望高人指點！
標簽： struts
上傳時間： 2014-01-20
上傳用戶：luopoguixiong
實現dds功能，利用quartus軟件， 子模塊包括加法器，鎖相環，date-rom 利用原圖將各模塊綜合，利用ps2鍵盤控制頻率及相位。
標簽： dds
上傳時間： 2014-08-10
上傳用戶：myworkpost
DSP數字信號處理器的ADD32程序，32位加法器設計
標簽： DSP ADD 32 數字信號處理器
上傳時間： 2016-10-01
上傳用戶：ruan2570406
蟲蟲下載站版權所有 京ICP備2021023401號-1
