<strike id="2uw4e"></strike>
B樹及其B+樹的實現(xiàn)代碼，支持模版（數(shù)據(jù)類型，M值）
標簽： 樹 代碼
上傳時間： 2016-02-22
上傳用戶：jhksyghr
在ISE下用verilog開發(fā)的16位進位現(xiàn)行加法器
標簽： verilog ISE 進位 加法器
上傳時間： 2013-12-17
上傳用戶：維子哥哥
這是一個利用FPGA來實現(xiàn)加法器的算法，利用加法樹的概念！
標簽： FPGA 加法器 算法
上傳用戶：zycidjl
32位加法器組成原理課程設計，串行進位完成，希望對大家有幫助
標簽： 加法器
上傳時間： 2014-01-07
上傳用戶：refent
波形發(fā)生器.經(jīng)典雙進程狀態(tài)機.相應加法器的測試向量
標簽： 波形發(fā)生器 加法器 向量 進程
上傳時間： 2016-04-16
上傳用戶：清風冷雨
長整數(shù)加法器，實現(xiàn)長整數(shù)加法。開發(fā)環(huán)境為C++。
標簽： 整數(shù) 加法器
上傳時間： 2013-12-22
上傳用戶：zhaoq123
是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳用戶：zhangzhenyu
8位超前進位加法器 就是使各位的進位直接由加數(shù)和被加數(shù)來決定，而不需要依賴低位進位
標簽： 進位 8位 加法器
上傳時間： 2016-04-25
上傳用戶：王小奇
8位加法器的實現(xiàn)，非流水線結(jié)構(gòu)，很不錯。我測試過，效率比較高
標簽： 8位 加法器
上傳用戶：bcjtao
[VHDL經(jīng)典設計26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數(shù)器][9--數(shù)控分頻器][10--4位十進制頻率計][11--譯碼掃描顯示電路][12--用狀態(tài)機實現(xiàn)序列檢測器的設計][13--用狀態(tài)機對ADC0832電路控制實現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機實現(xiàn)ADC0809的采樣電路設計][15--DMA方式A/D采樣控制電路設計][16--硬件電子琴][17--樂曲自動演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設計(COP2000)]
標簽： xilinx VHDL 01 02
上傳時間： 2014-09-06
上傳用戶：han_zh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
