<strike id="e86i8"></strike>
<strike id="e86i8"></strike>
用walsh算法實現的符號數乘法器,asic流片時,可以不用公司的付費乘法器的ip core.
上傳時間： 2015-06-22
上傳用戶：liuchee
流片過的risc_8051源代碼 verilog語言描述的~
上傳時間： 2013-11-30
上傳用戶：英雄
用狀態機實現一個邏輯運算單元,該邏輯運算單元擁有常規的計算功能.狀態機保證層次清晰,用門級電路搭建而成,可以直接綜合并且流片.
上傳時間： 2013-12-12
上傳用戶：星仔
通過分析流水線結構和單周期結構的片上網絡路由器，提出了一種低延時片上網絡路由器的設計，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工藝進行流片驗證。芯片測試結果表明，該路由器可以在300 MHz時鐘頻率下工作，并且在相同負載下，與其他結構的路由器相比較，其能夠在較低延時下完成數據包傳送功能。
上傳時間： 2014-12-28
上傳用戶：bakdesec
基于ARM7 TDMI 的SoC 片內AC97 模塊和片外CODEC UCB1400 ,采用ITU T 的G. 721 算法設計 語音處理系統 提出一種基于低端RISC 核的語音系統設計方案。該方案結合SoC 的片內eSRAM 模塊 進行性能優化 通過在流片后的實際樣機上驗證,編碼速率為19. 88 KB/ s ,解碼速率為22. 68 KB/ s ,達到 了語音實時性要求。
上傳時間： 2016-05-10
上傳用戶：zhuoying119
隨著材料技術以及開關電源技術的進步，照明領域開啟了新的時代。IFD照明作為第四代光源具有節能、環保、高效、長壽命的特點，其正在逐步替代傳統白熾燈作為LED燈具的核心部分，LED驅動電源一直是國內外集成電路設計公司重點研究的領域。LED燈具應用于家庭中小功率照明場合時，用戶希望其電源具有結構簡單，成本低、性能穩定、效率高、安全性高的優點，而市場上現階段能滿足這一特點的ACDC型LED驅動電源不多，因此該類型驅動電源也成為當前研究的重點本文主要任務是根據項目要求對ACDC型LED恒流驅動驅動電源模型進行分析，然后利用 SIMetrix軟件對模型進行建模與仿真，通過對驅動電源模型的研究促進集成電路設計人員對恒流驅動電源工作原理的理解進而加快產品研發速度以及提高產品的質量。在建模過程中，首先通過分析和總結不同的恒流控制方式及電路拓撲結構，確定驅動電源模型采用的控制方式為單閉環峰值電流控制模式，其拓撲結構為反激式拓撲結構。然后通過對不同狀態下驅動電源的邏輯分析，設計驅動電源的邏輯和功能電路結構。針對當前眾多電力電子軟件在電子電路建模方面存在的弊端，如仿真收斂性差仿真速度慢、占用系統資源等，本文選用 SIMetrix軟件對驅動電源進行建模仿真，該軟件可以很好地克服其他軟件在仿真收斂性、仿真速度以及占用系統資源等方面的缺點。仿真結果表明驅動電源模型正確。最后，設計基于該驅動模型流片樣品的驅動電源測試電路，并搭建測試平臺。對驅動電源進行的相關性能測試，測試結果表明驅動電源的負載電流控制精度可達5%，其實測最大效率可達782%，不同故障狀態下的功能測試結果表明電源能準確啟動保護。因此，根據測試數據分析的結果可以看出該驅動電源在恒流特性、保護功能及效率都滿足設計要求，同時通過仿真結果與測試結果的對比分析，也進一步驗證了模型的正確性關健詞：LED恒流驅動拓撲結構邏輯分析 SIMetrix建模斷續模式
上傳時間： 2022-03-16
上傳用戶：
當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-06-12
上傳用戶：mqien
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-04-24
上傳用戶：rockjablew
FPGA是一種可通過用戶編程來實現各種數字電路的集成電路器件。用FPGA設計數字系統有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，FPGA一般用大量的可編程傳輸管開關和通用互連線段實現門器件的連接，而全定制電路中僅用簡單的金屬線實現，傳輸管開關帶來很大的電阻和電容參數，因而速度要慢于后者。這也說明，通過優化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產品的LUT加觸發器結構，使邏輯塊簇內部基本邏輯單元的聯系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
