相 關(guān) 資 源

• 流片過(guò)的risc_8051源代碼 verilog語(yǔ)言描述的~免費(fèi)下載

  資源簡(jiǎn)介：流片過(guò)的risc_8051源代碼 verilog語(yǔ)言描述的~

  標(biāo)簽： verilog risc 8051 流片

  上傳時(shí)間： 2013-11-30

  上傳用戶：英雄

• 采用verilog語(yǔ)言描述的FIFO和雙端口RAM源代碼。免費(fèi)下載

  資源簡(jiǎn)介：采用verilog語(yǔ)言描述的FIFO和雙端口RAM源代碼。

  標(biāo)簽： verilog FIFO RAM 語(yǔ)言

  上傳時(shí)間： 2014-01-19

  上傳用戶：wxhwjf

• verilog語(yǔ)言描述的USB 2.0接口和新功能固件。免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言描述的USB 2.0接口和新功能固件。

  標(biāo)簽： verilog USB 2.0 語(yǔ)言

  上傳時(shí)間： 2013-12-29

  上傳用戶：xymbian

• verilog語(yǔ)言描述的Intel8255 IP Core免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言描述的Intel8255 IP Core，本人已經(jīng)在某項(xiàng)目中經(jīng)過(guò)了物理驗(yàn)證的，可直接用于FPGA綜合或ASIC綜合。

  標(biāo)簽： verilog Intel 8255 Core

  上傳時(shí)間： 2013-12-18

  上傳用戶：gonuiln

• 適用于FPGA初學(xué)者,一個(gè)流水燈的程序,用verilog語(yǔ)言寫(xiě)的.免費(fèi)下載

  資源簡(jiǎn)介：適用于FPGA初學(xué)者,一個(gè)流水燈的程序,用verilog語(yǔ)言寫(xiě)的.

  標(biāo)簽： verilog FPGA 初學(xué)者 流水燈

  上傳時(shí)間： 2016-11-10

  上傳用戶：miaochun888

• 基于quartus II軟件 用verilog語(yǔ)言描述的74ls191免費(fèi)下載

  資源簡(jiǎn)介：基于quartus II軟件 用verilog語(yǔ)言描述的74ls191

  標(biāo)簽： quartus verilog 191 74

  上傳時(shí)間： 2017-04-29

  上傳用戶：epson850

• 基于quartus II軟件 用verilog 語(yǔ)言描述的38譯碼器免費(fèi)下載

  資源簡(jiǎn)介：基于quartus II軟件 用verilog 語(yǔ)言描述的38譯碼器

  標(biāo)簽： quartus verilog 軟件 語(yǔ)言

  上傳時(shí)間： 2013-12-01

  上傳用戶：wweqas

• 基于quartus II軟件 用verilog 語(yǔ)言描述的一個(gè)秒表免費(fèi)下載

  資源簡(jiǎn)介：基于quartus II軟件 用verilog 語(yǔ)言描述的一個(gè)秒表

  標(biāo)簽： quartus verilog 軟件 語(yǔ)言

  上傳時(shí)間： 2014-01-08

  上傳用戶：wpwpwlxwlx

• 基于quartus II軟件 用verilog 語(yǔ)言描述的精簡(jiǎn)指令CPU免費(fèi)下載

  資源簡(jiǎn)介：基于quartus II軟件 用verilog 語(yǔ)言描述的精簡(jiǎn)指令CPU

  標(biāo)簽： quartus verilog CPU 軟件

  上傳時(shí)間： 2017-04-29

  上傳用戶：gyq

• 用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值

  標(biāo)簽： verilog nnARM ARM7 語(yǔ)言

  上傳時(shí)間： 2015-05-10

  上傳用戶：wanghui2438

• 用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)

  標(biāo)簽： verilog fpga 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2015-06-13

  上傳用戶：wanqunsheng

• 完整的用verilog語(yǔ)言開(kāi)發(fā)的USB2.0 IP核源代碼免費(fèi)下載

  資源簡(jiǎn)介：完整的用verilog語(yǔ)言開(kāi)發(fā)的USB2.0 IP核源代碼，包括文檔、仿真文件

  標(biāo)簽： verilog USB 2.0 IP核

  上傳時(shí)間： 2015-07-09

  上傳用戶：維子哥哥

• 用verilog語(yǔ)言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過(guò)免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過(guò)

  標(biāo)簽： verilog QUARTUS 5.1 語(yǔ)言

  上傳時(shí)間： 2014-09-08

  上傳用戶：mpquest

• CAN_IPCore CAN協(xié)議的IP核源代碼 verilog 語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：CAN_IPCore CAN協(xié)議的IP核源代碼 verilog 語(yǔ)言

  標(biāo)簽： CAN_IPCore verilog CAN 協(xié)議

  上傳時(shí)間： 2016-01-07

  上傳用戶：skhlm

• 用verilog語(yǔ)言編寫(xiě)的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言編寫(xiě)的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.

  標(biāo)簽： verilog 語(yǔ)言 編寫(xiě) 源代碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：731140412

• 這是一個(gè)用verilog語(yǔ)言設(shè)計(jì)的數(shù)字頻率及的源代碼免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用verilog語(yǔ)言設(shè)計(jì)的數(shù)字頻率及的源代碼，上傳一下，供大家研究

  標(biāo)簽： verilog 語(yǔ)言 數(shù)字頻率 源代碼

  上傳時(shí)間： 2013-12-23

  上傳用戶：tianjinfan

• 用verilog語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤(pán)脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤(pán)脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語(yǔ)言

  上傳時(shí)間： 2014-12-08

  上傳用戶：ouyangtongze

• verilog語(yǔ)言寫(xiě)的8位CPU源代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言寫(xiě)的8位CPU源代碼，基本的算術(shù)運(yùn)算和邏輯運(yùn)算，對(duì)于學(xué)習(xí)計(jì)算機(jī)原理和verilog語(yǔ)言都有良好的效果

  標(biāo)簽： verilog CPU 8位 語(yǔ)言

  上傳時(shí)間： 2014-01-14

  上傳用戶：四只眼

• 完整的用verilog語(yǔ)言開(kāi)發(fā)的USB2.0 IP核源代碼,包括文檔免費(fèi)下載

  資源簡(jiǎn)介：完整的用verilog語(yǔ)言開(kāi)發(fā)的USB2.0 IP核源代碼,包括文檔

  標(biāo)簽： verilog USB 2.0 IP核

  上傳時(shí)間： 2017-05-14

  上傳用戶：leixinzhuo

• 采用用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼免費(fèi)下載

  資源簡(jiǎn)介：采用用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標(biāo)簽： verilog

  上傳時(shí)間： 2022-05-22

  上傳用戶：

• 用verilog語(yǔ)言編寫(xiě)的FPGA控制PWM的程序免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤(pán)脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語(yǔ)言

  上傳時(shí)間： 2013-08-16

  上傳用戶：梧桐

• verilog語(yǔ)言編寫(xiě)的電話計(jì)費(fèi)系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言編寫(xiě)的電話計(jì)費(fèi)系統(tǒng)，這只是源代碼，需要在quartusII等軟件下運(yùn)用

  標(biāo)簽： verilog 語(yǔ)言 編寫(xiě) 電話

  上傳時(shí)間： 2014-01-10

  上傳用戶：manking0408

• 這是一個(gè)c語(yǔ)言描述的8位led顯示的源代碼免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)c語(yǔ)言描述的8位led顯示的源代碼，實(shí)現(xiàn)數(shù)字的顯示

  標(biāo)簽： led c語(yǔ)言 8位 源代碼

  上傳時(shí)間： 2015-04-10

  上傳用戶：as275944189

• 數(shù)據(jù)結(jié)構(gòu)與算法分析(C語(yǔ)言描述)的源代碼 里面的代碼的質(zhì)量非常高免費(fèi)下載

  資源簡(jiǎn)介：數(shù)據(jù)結(jié)構(gòu)與算法分析(C語(yǔ)言描述)的源代碼 里面的代碼的質(zhì)量非常高，代碼沒(méi)有瑕疵 可以直接引用

  標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) C語(yǔ)言 代碼 算法分析

  上傳時(shí)間： 2015-04-18

  上傳用戶：lx9076

• 經(jīng)典數(shù)據(jù)結(jié)構(gòu)書(shū)籍 數(shù)據(jù)結(jié)構(gòu)C＋＋語(yǔ)言描述 的源代碼 很難找的哦免費(fèi)下載

  資源簡(jiǎn)介：經(jīng)典數(shù)據(jù)結(jié)構(gòu)書(shū)籍 數(shù)據(jù)結(jié)構(gòu)C＋＋語(yǔ)言描述 的源代碼 很難找的哦

  標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) 書(shū)籍 語(yǔ)言 源代碼

  上傳時(shí)間： 2015-04-23

  上傳用戶：redmoons

• LPC2200平臺(tái) Led的display源代碼,c語(yǔ)言實(shí)現(xiàn),IDE為ADS免費(fèi)下載

  資源簡(jiǎn)介：LPC2200平臺(tái) Led的display源代碼,c語(yǔ)言實(shí)現(xiàn),IDE為ADS

  標(biāo)簽： display 2200 LPC IDE

  上傳時(shí)間： 2014-01-17

  上傳用戶：奇奇奔奔

• verilog語(yǔ)言寫(xiě)的SPI接口,全同步設(shè)計(jì),低門數(shù),可以很容易應(yīng)用到嵌入設(shè)計(jì)方案中.免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言寫(xiě)的SPI接口,全同步設(shè)計(jì),低門數(shù),可以很容易應(yīng)用到嵌入設(shè)計(jì)方案中.

  標(biāo)簽： verilog SPI 語(yǔ)言 接口

  上傳時(shí)間： 2014-11-21

  上傳用戶：1101055045

• 使用verilog語(yǔ)言編寫(xiě)的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.免費(fèi)下載

  資源簡(jiǎn)介：使用verilog語(yǔ)言編寫(xiě)的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.

  標(biāo)簽： verilog 校時(shí) 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2014-01-26

  上傳用戶：417313137

• 一個(gè)關(guān)于聲音處理的verilog語(yǔ)言編寫(xiě)的解碼芯片免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)關(guān)于聲音處理的verilog語(yǔ)言編寫(xiě)的解碼芯片，可以用于FPGA處理芯片的IP核，歡迎大家來(lái)用。

  標(biāo)簽： verilog 音處理 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2015-06-22

  上傳用戶：jcljkh

• 數(shù)據(jù)結(jié)構(gòu)c＋＋語(yǔ)言描述的源代碼免費(fèi)下載

  資源簡(jiǎn)介：數(shù)據(jù)結(jié)構(gòu)c＋＋語(yǔ)言描述的源代碼，包含常用數(shù)據(jù)結(jié)構(gòu)的實(shí)現(xiàn)，及各種算法的實(shí)現(xiàn)

  標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) 語(yǔ)言 源代碼

  上傳時(shí)間： 2014-12-07

  上傳用戶：fhzm5658