針對(duì)區(qū)域內(nèi)多個(gè)小區(qū)普查的需求，對(duì)復(fù)雜環(huán)境下低信噪比WCDMA小區(qū)搜索進(jìn)行了針對(duì)性改進(jìn)，采用差分相干累積以及RS軟譯碼算法提高了低信噪比條件下WCDMA小區(qū)搜索性能并利用FPGA進(jìn)行了工程實(shí)現(xiàn)，仿真計(jì)算和安捷倫E5515C的測(cè)試結(jié)果表明改進(jìn)是有效的。
標(biāo)簽： WCDMA FPGA 低信噪比 環(huán)境
上傳時(shí)間： 2013-11-18
上傳用戶：wxqman
設(shè)計(jì)一種基于GPRS 和51 單片機(jī)的彩信報(bào)警系統(tǒng)。利用單片機(jī)技術(shù)、帶彩信協(xié)議GPRS 無(wú)線通信模塊、圖像捕獲和圖像壓縮編碼功能模塊，實(shí)現(xiàn)原理圖設(shè)計(jì)到電路板設(shè)計(jì)開發(fā)。
標(biāo)簽： 彩信報(bào)警 系統(tǒng)方案
上傳時(shí)間： 2013-11-10
上傳用戶：china97wan
在一這期中，我們擴(kuò)大了討論的範(fàn)圍，涵蓋了在飛思卡爾產(chǎn)品系列中采用的多種技術(shù)，包括8位微控制器(MCU)、32位ColdFire控制器、我們?cè)@大獎(jiǎng)的16位數(shù)字信號(hào)控制器(DSC)及ZigBee® 無(wú)線技術(shù)等。此外，我們還增加了一個(gè)來(lái)自設(shè)計(jì)聯(lián)盟合作伙伴的內(nèi)容，以及飛思卡爾客戶如何用我們的產(chǎn)品和服務(wù)取得成功的實(shí)例。
上傳時(shí)間： 2013-10-17
上傳用戶：1234xhb
14.1本章導(dǎo)讀所有LPC1300系列Cortex-M3微控制器的16位定時(shí)器塊都相同。14.2基本配制CT16B0/1采用以下寄存器進(jìn)行配制：1）管腳：CT16B0/1管腳必須通過(guò)IOCONFIG寄存器塊進(jìn)行配制（見“I/O配制寄存器IOCON_PIOn”小節(jié)）。2）功率與外設(shè)時(shí)鐘：在SYSAHBCLKCTRL寄存器中置位位7與位8（見表“系統(tǒng)AHB時(shí)鐘控制寄存器位描述”）。
上傳時(shí)間： 2013-11-16
上傳用戶：liuwei6419
7位數(shù)字顯示設(shè)計(jì)程序 labview 源程序
標(biāo)簽： labview 數(shù)字顯示 設(shè)計(jì)程序
上傳時(shí)間： 2013-11-10
上傳用戶：xymbian
頻譜分析儀的主要工作原理 接收到的中頻模擬信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換為14位的數(shù)字信 號(hào)，首先對(duì)數(shù)字信號(hào)進(jìn)行數(shù)字下變頻（DDC），得到I路、Q路信號(hào)，然后根據(jù)控制信號(hào)對(duì)I路、Q路信號(hào)進(jìn)行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對(duì)I路、Q路信號(hào)分別進(jìn)行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對(duì)信號(hào)進(jìn)行加窗、FFT（對(duì)頻譜進(jìn)行分析時(shí)進(jìn)行FFT運(yùn)算， 對(duì)功率譜進(jìn)行分析時(shí)不進(jìn)行FFT運(yùn)算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進(jìn)行顯示與控制的后續(xù)處理。
標(biāo)簽： Xilinx FPGA 多分辨率 頻譜分析儀
上傳時(shí)間： 2013-11-14
上傳用戶：leixinzhuo
EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時(shí)間： 2013-10-09
上傳用戶：ZOULIN58
伺服舵機(jī)作為基本的輸出執(zhí)行機(jī)構(gòu)廣泛應(yīng)用于 遙控航模以及人形機(jī)器人的控制中。舵機(jī)是一種位 置伺服的驅(qū)動(dòng)器，其控制信號(hào)是PWM信號(hào).，利 用占空比的變化改變舵機(jī)的位置，也可使用FPGA、 模擬電路、單片機(jī)來(lái)產(chǎn)生舵機(jī)的控制信號(hào)舊。應(yīng) 用模擬電路產(chǎn)生PWM信號(hào)，應(yīng)用的元器件較多， 會(huì)增加電路的復(fù)雜程度；若用單片機(jī)產(chǎn)生PWM信 號(hào)，當(dāng)信號(hào)路數(shù)較少時(shí)單片機(jī)能滿足要求，但當(dāng) PWM信號(hào)多于4路時(shí)，由于單片機(jī)指令是順序執(zhí) 行的，會(huì)產(chǎn)生較大的延遲，從而使PWM信號(hào)波形 不穩(wěn)，導(dǎo)致舵機(jī)發(fā)生顫振。
上傳時(shí)間： 2013-11-20
上傳用戶：cjh1129
為實(shí)現(xiàn)某專用接口裝置的接口功能檢測(cè)，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計(jì)了該類型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器，設(shè)計(jì)簡(jiǎn)潔、可靠。試驗(yàn)表明：該設(shè)計(jì)系統(tǒng)運(yùn)行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號(hào)設(shè)計(jì)
上傳時(shí)間： 2013-10-09
上傳用戶：小寶愛考拉
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2013-11-05
上傳用戶：ch3ch2oh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
