改進型FIR濾波器，改進后所用的資源比改進前節省了很多乘法器
標簽： FIR 改進型 濾波器
上傳時間： 2016-09-07
上傳用戶：海陸空653
ALTERA上DE2平臺，verilog描述，無符號乘法器，在數碼管顯示結果。
標簽： ALTERA DE2
上傳時間： 2013-12-13
上傳用戶：牧羊人8920
剛自學了struts，做了個加法器，希望高人指點！
標簽： struts
上傳時間： 2014-01-20
上傳用戶：luopoguixiong
實現dds功能，利用quartus軟件， 子模塊包括加法器，鎖相環，date-rom 利用原圖將各模塊綜合，利用ps2鍵盤控制頻率及相位。
標簽： dds
上傳時間： 2014-08-10
上傳用戶：myworkpost
DSP數字信號處理器的ADD32程序，32位加法器設計
標簽： DSP ADD 32 數字信號處理器
上傳時間： 2016-10-01
上傳用戶：ruan2570406
自己做的數字邏輯電路課程設計，課題：八位二進制并行加法器的實現，包含代碼和流程圖以及基本說明
標簽： 數字邏輯電路
上傳時間： 2013-12-18
上傳用戶：小儒尼尼奧
代碼分為兩部分：ff_const_mul.v和ff_mul.v，從而實現GF乘法器，VERILOG編寫
標簽： ff_const_mul ff_mul 分 代碼
上傳時間： 2016-11-13
上傳用戶：
最基本的vhdl運算，採用8bit作乘法器，將兩串8bit的值輸入之後進行相乘
標簽： vhdl
上傳時間： 2013-12-16
上傳用戶：zhenyushaw
本程序為加密芯片內部加密運算單元部分，包括32位減法器、移位寄存器、加/減法器、寄存器等，對密碼芯片運算部分設計具有一定指導意義
標簽： 程序 加密芯片 加密 分
上傳時間： 2014-11-03
上傳用戶：ynwbosss
本文件雖已力求正確，然而無法保證所有操作／設定範例， 都可以順利的在您的系統上面進行。 如果您依 照本文件的說明而使您的系統發生任何問題或損失， 作者都將不負任何責任。 希望由於本文的出現，能大量減少在網路上一再重複出現的問題："為 什麼我不能輸入/看到中文?"，"為什 麼我 xxxx 裝不起來?" 等等。 雖然我也了解這是不太可能的...
標簽： 正
上傳時間： 2013-12-19
上傳用戶：wang5829
蟲蟲下載站版權所有 京ICP備2021023401號-1
<rt id="oaaka"></rt>
