亚洲精品日韩久久,国产香蕉久久精品综合网,免费观看久久av

溫度控制器

sl811hs/sl811中文資料 (嵌入式USB 主/從設(shè)備控制器)

SL811HS是一個嵌入式的主/從設(shè)備控制器，可以全速或低速與USB設(shè)備通信。SL811HS可以接微處理器，微控制器，DSP，或者直接接到多種總線上如：ISA,PCMCIA和其它。SL811HS

標(biāo)簽： 811 sl USB hs

上傳時間： 2013-04-24

上傳用戶：sy_jiadeyi
基于FPGA的I2C總線控制器的設(shè)計

本文利用Verilog HDL語言在FPGA上實現(xiàn)IC總線的規(guī)范，又簡要介紹了Quartus Ⅱ設(shè)計環(huán)境和設(shè)計方法，以及FPGA的設(shè)計流程。在此基礎(chǔ)上，重點介紹了I

標(biāo)簽： FPGA I2C 總線控制器

上傳時間： 2013-04-24

上傳用戶：ajaxmoon
基于FPGA的PID控制器研究與實現(xiàn)

基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。首先分析FPGA的內(nèi)部結(jié)構(gòu)特點，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設(shè)計，增加整數(shù)運算結(jié)果的位擴展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。

標(biāo)簽： FPGA PID 控制器

上傳時間： 2013-05-24

上傳用戶：gyq
基于FPGA的SDRAM控制器設(shè)計及應(yīng)用

在國家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲器作為數(shù)據(jù)緩沖存儲。同步動態(tài)隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優(yōu)勢成為最佳選擇。但是SDRAM卻具有復(fù)雜的時序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進(jìn)的自頂向下的設(shè)計思想實現(xiàn)對SDRAM控制器的設(shè)計。論文引言部分簡單介紹了CSR控制系統(tǒng)，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動態(tài)存儲器DRAM的基本時序，最后對同步動態(tài)隨機存儲器SDRAM進(jìn)行詳盡論述，包括性能、特點、結(jié)構(gòu)以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設(shè)計，重點介紹了具體芯片與FPGA設(shè)計技術(shù)。第五章為該SDRAM控制器在CsR控制系統(tǒng)中的一個經(jīng)典應(yīng)用，即同步事例處理器。最后對FPGA技術(shù)進(jìn)行總結(jié)與展望。本論文完整論述了控制器的設(shè)計原理和具體實現(xiàn)。從測試的結(jié)果來看，本控制器無論從結(jié)構(gòu)上，還是軟硬件上設(shè)計均滿足了工程實際要求。

標(biāo)簽： SDRAM FPGA 制器設(shè)計

上傳時間： 2013-07-11

上傳用戶：hasan2015
太陽能LED 路燈控制器的設(shè)計

文章介紹了基于單片機的太陽能LED 路燈控制器的一種實現(xiàn)方法。重點介紹了蓄電池快速充電的方法，以及在線檢測蓄電池的容量的方法。

標(biāo)簽： LED 太陽能路燈控制器

上傳時間： 2013-06-19

上傳用戶：郭靜0516
STM32系列ARMCortexM3微控制器原理與實踐

STM32系列ARMCortexM3微控制器原理與實踐

標(biāo)簽： ARMCortexM3 STM 32 微控制器

上傳時間： 2013-07-22

上傳用戶：希醬大魔王
基于FPGA的汽車發(fā)動機控制器研究

汽車工業(yè)在國民經(jīng)濟增長中發(fā)揮著越來越重要的作用。近幾年，雖然我國的汽車工業(yè)已經(jīng)得到了飛速的發(fā)展，但汽車ECU(Electronic Control Unit)的設(shè)計制造一直無法實現(xiàn)國產(chǎn)化，嚴(yán)重制約了汽車工業(yè)的發(fā)展。針對這個現(xiàn)狀，本課題對于ECU的設(shè)計進(jìn)行了初步研究。首次嘗試了基于SOPC技術(shù)的ECU系統(tǒng)設(shè)計，并利用dSPACE實時仿真發(fā)動機，完成了ECU的硬件在回路仿真，對控制效果進(jìn)行了測試和分析。目前，市場上的ECU系統(tǒng)都是基于專用單片機的。本文首先對現(xiàn)有的汽車發(fā)動機控制器結(jié)構(gòu)進(jìn)行了分析比較，總結(jié)出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術(shù)方案。之后，進(jìn)行了汽車發(fā)動機模型搭建和控制算法的設(shè)計。發(fā)動機模型以Hendricks提出的均值模型為基礎(chǔ)，參考mathworks公司的發(fā)動機建模方案進(jìn)行設(shè)計。并在該模型基礎(chǔ)上，參考Fekete提出的針對多缸發(fā)動機的基于模型的空燃比控制策略和mathworks發(fā)動機控制方案，建立了以控制空燃比為核心的發(fā)動機噴油控制算法。并通過simulink的仿真，驗證了模型和算法的合理有效性。基于系統(tǒng)設(shè)計總體方案，完成了ECU硬件電路設(shè)計，并在該系統(tǒng)中完成了上述算法的移植和優(yōu)化。最后，利用dSPACE實時仿真發(fā)動機，進(jìn)行ECU的硬件在回路仿真，對本文設(shè)計的ECU系統(tǒng)進(jìn)行了測試。證實了該ECU方案在空燃比控制方面取得了較好的效果。本論文以大量的圖示形式介紹了發(fā)動機模型和系統(tǒng)軟硬件設(shè)計，使得系統(tǒng)結(jié)構(gòu)和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術(shù)的ECU設(shè)計具有一定創(chuàng)新性，對于其他ECU系統(tǒng)的開發(fā)和設(shè)計具有一定指導(dǎo)意義。

標(biāo)簽： FPGA 汽車發(fā)動機控制器

上傳時間： 2013-07-11

上傳用戶：小眼睛LSL
基于FPGA的數(shù)據(jù)采集與處理技術(shù)的研究

目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進(jìn)行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進(jìn)行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進(jìn)行了有序、協(xié)調(diào)的控制。存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。本文對FFT算法的硬件實現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進(jìn)行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。

標(biāo)簽： FPGA 數(shù)據(jù)采集處理技術(shù)

上傳時間： 2013-07-06

上傳用戶：eclipse
常用產(chǎn)品抗擾度標(biāo)準(zhǔn)和測試方法

主要講述靜電放電、射頻輻射電磁場、電快速瞬變脈沖群、雷擊浪涌、由射頻場引起的傳導(dǎo)干擾、工頻磁場、電壓跌落和衰減振蕩波等八項抗擾度試驗，其中前七項試驗在通用抗擾度標(biāo)準(zhǔn)中已經(jīng)見到；后一項試驗（衰減振蕩波抗擾度試驗）則在電力系統(tǒng)設(shè)備的抗擾度試驗中經(jīng)常可以見到。考慮到國內(nèi)在引進(jìn)生產(chǎn)家用電器的企業(yè)中經(jīng)常采用的高頻噪聲模擬器，本章予以補充介紹。此外，汽車工業(yè)在我國的迅速發(fā)展，拉動了與之配套的汽車電子與電器行業(yè)的迅速發(fā)展。對后者的質(zhì)量控制與檢測問題便成為業(yè) 內(nèi)人士所關(guān)注的一個熱點。

標(biāo)簽： 抗擾度標(biāo)準(zhǔn) 測試方法

上傳時間： 2013-05-24

上傳用戶：fxf126@126.com
多功能車輛總線一類設(shè)備的FPGA實現(xiàn)

多功能車輛總線一類設(shè)備是一個在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務(wù)信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國外進(jìn)口，因此迫切需要研制具有自主知識產(chǎn)權(quán)的列車通信網(wǎng)產(chǎn)品。論文以一類設(shè)備控制器的設(shè)計為核心，采取自頂向下的模塊設(shè)計方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來分別實現(xiàn)對幀的發(fā)送與接收處理和對幀數(shù)據(jù)的提取與存儲處理。同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結(jié)合位同步的多點采樣法來提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來的編碼輸出。數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設(shè)計核心。MCU是控制器的核心，對接收的主幀進(jìn)行分析，判斷是從通信存儲器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲器。通信存儲器存儲設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據(jù)一個固定的公式進(jìn)行端口的遍歷從而簡化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問題而出現(xiàn)錯誤，論文采用循環(huán)冗余檢驗碼結(jié)合偶檢驗擴展來對傳輸數(shù)據(jù)進(jìn)行差錯控制。最后，使用FPGA和硬件描述語言Verilog HDL開發(fā)出了MVB一類設(shè)備。目前該一類設(shè)備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過了TCN通信測試。一類設(shè)備的成功研制為列車通信網(wǎng)中總線管理器等高類設(shè)備的開發(fā)奠定了堅實的基礎(chǔ)。

標(biāo)簽： FPGA 多功能總線設(shè)備

上傳時間： 2013-07-27

上傳用戶：qazxsw