<abbr id="4aiwo"></abbr>
M值曲線即控制理論中的補(bǔ)靈敏度系數(shù)模的最大值。本例模型為：y=w+s
標(biāo)簽： 控制理論 靈敏度 模 模型
上傳時(shí)間： 2013-12-23
上傳用戶：youlongjian0
用VC編的數(shù)碼相機(jī)仿真程序 包括圖像的預(yù)處理 DCT變換 壓縮等 最后可用verify.exe做比較
標(biāo)簽： verify DCT exe 仿真程序
上傳時(shí)間： 2014-01-16
上傳用戶：Pzj
量測(cè)可變電阻的類比電壓值，並將10位元的良測(cè)結(jié)果轉(zhuǎn)換成ASCII編碼，並輸出到個(gè)人電腦上的終端機(jī)
標(biāo)簽：
上傳時(shí)間： 2014-01-19
上傳用戶：hzy5825468
利用T2FNN進(jìn)行MEC建模,針對(duì)IC散射現(xiàn)象進(jìn)行量測(cè)與模擬比較
標(biāo)簽： T2FNN MEC 建模 散射
上傳時(shí)間： 2014-01-10
上傳用戶：fandeshun
此程式模擬使用OFDM調(diào)變中RS編碼的傳輸原理。
標(biāo)簽： OFDM 程式 模
上傳時(shí)間： 2013-12-19
上傳用戶：風(fēng)之驕子
針對(duì)LE-365所製作的GPIO設(shè)定及模擬測(cè)試程式
標(biāo)簽： GPIO 365 LE 模
上傳時(shí)間： 2014-11-14
上傳用戶：啊颯颯大師的
計(jì)時(shí)器模式1模擬秒變化 7段顥示器 8051程式
標(biāo)簽： 8051 模式 模 程式
上傳時(shí)間： 2017-04-20
上傳用戶：gundan
Wince Mouse User Mode Driver :Wince下開(kāi)啟Uart port,照著封包格式,可模擬滑鼠移動(dòng)
標(biāo)簽： Wince Driver Mouse Mode
上傳時(shí)間： 2017-08-17
上傳用戶：cx111111
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
