嵌入式系統(tǒng)是以應(yīng)用為中心，以計算機為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴格要求的專用計算機系統(tǒng)。嵌入式系統(tǒng)一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序4部分組成，用于實現(xiàn)對其它設(shè)備的控制、監(jiān)視或管理等功能。其廣泛應(yīng)用于控制領(lǐng)域、消費電子產(chǎn)品等行業(yè)，已成為現(xiàn)代電子領(lǐng)域的重要研究方向之一。而隨著電子技術(shù)，多媒體技術(shù)及網(wǎng)絡(luò)技術(shù)快速發(fā)展，視頻監(jiān)控系統(tǒng)也正在向嵌入式，數(shù)字化，網(wǎng)絡(luò)化方向發(fā)展。嵌入式視頻監(jiān)控系統(tǒng)充分利用大規(guī)模集成電路和網(wǎng)絡(luò)的科技成果，實現(xiàn)體積小巧，性能穩(wěn)定，通訊便利的監(jiān)控產(chǎn)品。本項的目的正是建立一個完整的基于 ARM9 核心處理器和嵌入式 Linux 操作系統(tǒng)的嵌入式視頻監(jiān)控系統(tǒng)。 本項目是在 ARM 微處理器平臺上，移植嵌入式Linux操作系統(tǒng)，并完成視頻采集、壓縮、傳輸任務(wù)。系統(tǒng)采用 ARM 微處理器 AT91RM9200作為主處理器，以視頻采集芯片 ADV7181 作為視頻采集設(shè)備，用 H.263視頻壓縮協(xié)議對視頻數(shù)據(jù)進行壓縮，最后通過中興通信公司 MG815+CDMA通信模塊傳輸?shù)椒?wù)器上。 本論文主要分成五個章節(jié)： 第一章:首先介紹ARM和嵌入式Linux操作系統(tǒng)的特點和當前的發(fā)展概況，然后說明了本文的課題背景及意義； 第二章:描述了硬件開發(fā)平臺。本系統(tǒng)采用了 ALTMEL 的AT91RM9200為核心的開發(fā)平臺，并擴展了以視頻采集模塊和CDMA無線傳輸模塊； 第三章:描述了本系統(tǒng)的軟件開發(fā)平臺，包括嵌入式Linux開發(fā)流程以及移植到具體硬件平臺需要完成的工作，如 U-Boot 的移植、Linux內(nèi)核的編譯與裁剪、文件系統(tǒng)的制作等； 第四章:首先論述了本系統(tǒng)中的難點 FIFO 設(shè)備的驅(qū)動編寫，隨后在對H.263視頻壓縮編碼敘述的基礎(chǔ)上針對塊匹配運動估計給出了一種改進的菱形搜索算法代替原有的三步搜索法，并且通過實驗結(jié)果證明，經(jīng)算法改進優(yōu)化的新菱形算法優(yōu)于原先的三步搜索法； 第五章:得出了實驗結(jié)果，完成了視頻數(shù)據(jù)的無線網(wǎng)絡(luò)傳輸。
標簽： LINUX ARM 嵌入式 無線視頻監(jiān)控系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：martinyyyl
2000年10月2日，美國國家標準與技術(shù)研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點，會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計進行了研究。主要內(nèi)容為： 1．確定了實現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設(shè)計分別予以詳細分析，結(jié)合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴展運算。同時，考慮到應(yīng)用環(huán)境的不同，本設(shè)計支持數(shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計； 3．利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結(jié)果，給出了各個模塊和整個設(shè)計的仿真測試結(jié)果； 4．和其他類似的設(shè)計做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計在保證了速度的基礎(chǔ)上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復雜，圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷，因而通過對JPEG2000算法進行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標準的部分或全部內(nèi)容，對加快編碼速度從而擴展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計。在研究算術(shù)編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機和二級流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過對算術(shù)編碼步驟優(yōu)化采用硬件描述語言對算術(shù)編碼器進行了設(shè)計，并通過了功能仿真與綜合。實驗證明該設(shè)計不但編碼速度快，而且流水線短，硬件設(shè)計的復雜度低且易于控制。 在研究碼率控制算法過程中，首先結(jié)合率失真理論建立了算法的數(shù)學模型，并驗證了該算法的有效性，之后深入分析了該數(shù)學模型的實現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
上傳時間： 2013-07-13
上傳用戶：long14578
本文首先介紹了直接數(shù)字頻率合成技術(shù)(DDS)的基本原理、體系結(jié)構(gòu)及工作過程，然后針對其關(guān)鍵部分進行了優(yōu)化，即采用函數(shù)近似法對存儲表結(jié)構(gòu)（LUT）進行了優(yōu)化，使存貯位數(shù)大大縮小，并提出了一種雜散抑制技術(shù)的運用，即相位抖動技術(shù)。在對直接數(shù)字頻率合成（DDS）方法產(chǎn)生的信號進行理論分析的過程中，用matlab進行編程仿真作出了詳細的頻譜分析驗證。本文詳細的介紹了本次設(shè)計的具體實現(xiàn)過程和方法，將現(xiàn)場可編程邏輯器件（FPGA）和 DDS技術(shù)相結(jié)合，具體的體現(xiàn)了基于VHDL語言的靈活設(shè)計和修改方式是對傳統(tǒng)頻率合成實現(xiàn)方法的一次重要改進。文章最后給出了實現(xiàn)代碼、仿真結(jié)果，經(jīng)過驗證，本設(shè)計能夠達到其預期性能指標。
標簽： FPGA 數(shù)字頻率合成
上傳時間： 2013-04-24
上傳用戶：Pzj
本課題源于空中機器人大賽參賽項目。針對比賽要求，提出了一種基于ARM的低成本、高性能的嵌入式微小無人機飛行控制系統(tǒng)的整體方案，并由此展開了一系列的研究工作。 本文的重點是飛行控制系統(tǒng)的姿態(tài)確定系統(tǒng)設(shè)計和飛行控制系統(tǒng)的硬件設(shè)計及實現(xiàn)。 本文首先回顧了國內(nèi)外微小無人機發(fā)展歷程，介紹了其研究現(xiàn)狀，并指出了微小無人機的發(fā)展趨勢。根據(jù)需求設(shè)計了低價位、高性能的嵌入式微小無人機飛行控制系統(tǒng)的整體方案。 設(shè)計了低成本、低功耗的微小無人機的姿態(tài)確定系統(tǒng)方案，利用姿態(tài)四元數(shù)、龍格庫塔法、高斯牛頓法和擴展卡爾曼濾波器估計出系統(tǒng)的姿態(tài)矩陣；對姿態(tài)確定方案進行了仿真。 設(shè)計了基于ARM的飛行控制系統(tǒng)的硬件部分，包括電源及復位電路，UART、SPI、JTAG等接口電路，PWM信號發(fā)生電路，A/D采樣電路及前置電路，光電耦合電路等；完成了整個飛控系統(tǒng)PCB板制作以及對所設(shè)計電路的調(diào)試工作，使得系統(tǒng)運轉(zhuǎn)正常。 最后針對本文設(shè)計的硬件平臺進行了啟動代碼等系統(tǒng)底層軟件的編寫和調(diào)試，建立了系統(tǒng)的啟動環(huán)境。
上傳時間： 2013-06-03
上傳用戶：kgylah
當今繡花機市場蓬勃發(fā)展，繡花機控制系統(tǒng)作為繡花機最核心的部分，是提高性能和降低成本的關(guān)鍵。本文結(jié)合浙江虎王科技有限公司與浙江大學的合作項目“繡花機控制系統(tǒng)”，設(shè)計出一套基于ARM的技術(shù)先進、功能精簡、高性價比的繡花機控制系統(tǒng)。論文按照嵌入式系統(tǒng)的開發(fā)過程，先根據(jù)市場需求劃分了控制系統(tǒng)的功能模塊并構(gòu)建了總體架構(gòu),選擇了系統(tǒng)的軟硬件平臺，然后采用先進的設(shè)計方法對繡花機控制系統(tǒng)的硬件和軟件進行了設(shè)計。 第一章介紹了繡花機及其控制系統(tǒng)的發(fā)展過程和現(xiàn)狀，論述了嵌入式系統(tǒng)的定義、特點和發(fā)展，闡述了ARM的發(fā)展歷史、研究和應(yīng)用現(xiàn)狀，提出了論文的主要研究內(nèi)容，最后給出了論文的總體結(jié)構(gòu)。 第二章闡述了嵌入式系統(tǒng)的開發(fā)過程，選擇了軟硬件協(xié)同設(shè)計法為本系統(tǒng)的設(shè)計方法，論述了EDA技術(shù)的工作范圍和設(shè)計步驟，詳細討論了軟件的結(jié)構(gòu)化設(shè)計方法和面向?qū)ο笤O(shè)計方法的原理，最后給出了繡花機控制系統(tǒng)的設(shè)計原則。 第三章根據(jù)市場需求劃分了繡花機控制系統(tǒng)的功能模塊，構(gòu)建了系統(tǒng)總體架構(gòu)，并分析了每個模塊的具體功能；根據(jù)選型原則選出了適用于繡花機控制系統(tǒng)的上位機和下位機CPU芯片、操作系統(tǒng)及開發(fā)環(huán)境。 第四章根據(jù)總體架構(gòu)，在選好的CPU芯片的基礎(chǔ)．卜確定了繡花機控制系統(tǒng)的硬件框架，詳細設(shè)計了電源電路、復位電路、存儲器接口電路、鍵盤與顯示電路、USB接口電路、串行通信接口電路和下層機電接口電路。 第五章按照上位機和下位機的層次構(gòu)建了繡花機控制系統(tǒng)的軟件框架，設(shè)計了鍵盤輸入模塊、圖形顯示模塊、USB驅(qū)動模塊、花樣存儲與管理模塊、串口通信模塊、機電控制模塊的程序。 第六章回顧與總結(jié)全文的主要研究內(nèi)容，歸納了本文的主要研究成果，并對今后的研究工作作了展望。
標簽： ARM 繡花機 嵌入式控制 系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：CSUSheep
本文研制了一種基于社區(qū)和家庭，以家庭為核心的“家庭——社區(qū)醫(yī)院——中心醫(yī)院”的三層體系結(jié)構(gòu)的遠程家庭監(jiān)護系統(tǒng)。該系統(tǒng)主要包括家庭端的遠程家庭監(jiān)護智能終端和遠端的醫(yī)院監(jiān)護中心兩部分，其中，家庭端的遠程家庭監(jiān)護智能終端的軟硬件實現(xiàn)是本文的重點和關(guān)鍵。 給出了遠程家庭監(jiān)護智能終端的硬件結(jié)構(gòu)和軟件體系的總體設(shè)計方案。遠程家庭監(jiān)護的硬件平臺，以Philips的ARM內(nèi)核的32位嵌入式微處理器LPC2214為控制核心，外圍擴展藍牙模塊、ISP1160 USB主機模塊、10M以太網(wǎng)通信模塊、CF卡存儲模塊和液晶顯示模塊等模塊實現(xiàn)。對各硬件模塊的設(shè)計實現(xiàn)做了詳盡的論述。在硬件平臺的基礎(chǔ)上，移植嵌入式操作系統(tǒng)μC/OS-Ⅱ，按照操作系統(tǒng)、中間件程序和應(yīng)用程序的分層軟件體系結(jié)構(gòu)，設(shè)計實現(xiàn)了遠程家庭監(jiān)護智能終端的軟件，使得軟件更易維護和升級。 對家庭監(jiān)護終端的軟件實現(xiàn)進行了詳細的論述。設(shè)計實現(xiàn)了各硬件模塊的驅(qū)動程序、通信協(xié)議和應(yīng)用程序。整個應(yīng)用程序按功能劃分為9個任務(wù)，由操作系統(tǒng)內(nèi)核進行調(diào)度，提高了系統(tǒng)的可靠性和實時性。應(yīng)用程序?qū)崿F(xiàn)了友好的人機界面和生理信號的自動分析功能。重點研究了ECG信號自動分析診斷算法，應(yīng)用自適應(yīng)模板法，實現(xiàn)了疾病自動分析診斷功能，能夠?qū)崿F(xiàn)10種常見心律異常的自動分析診斷。 遠程家庭監(jiān)護智能終端系統(tǒng)可實現(xiàn)對病人心電、血壓、血糖、體溫、呼吸率和血氧飽和度等參數(shù)的實時遠程監(jiān)護，可根據(jù)病人的情況定制要監(jiān)護的參數(shù)，具有良好的可擴展性和靈活性。遠程家庭監(jiān)護終端，通過藍牙模塊以無線方式采集病人的心電和體溫參數(shù)，通過USB主機下行口連接其他生理參數(shù)模塊采集血壓等參數(shù)。所采集的參數(shù)經(jīng)終端分析處理后，可在液晶上顯示生理參數(shù)值及結(jié)果，并可通過局域網(wǎng)傳送到監(jiān)護中心服務(wù)器，供社區(qū)醫(yī)院監(jiān)護醫(yī)生分析診斷。在病人出現(xiàn)生理異常時，家庭監(jiān)護智能終端能夠給出初步診斷結(jié)果并發(fā)出報警。監(jiān)護服務(wù)器收到報警后提醒監(jiān)護醫(yī)生給出診斷結(jié)果，并將診斷結(jié)果反饋到家庭監(jiān)護終端顯示，使病人能夠得到及時救治。
上傳時間： 2013-06-06
上傳用戶：13681659100
H.264/AVC是國際電信聯(lián)盟與國際標準化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長編碼)編碼算法研究及FPGA實現(xiàn)。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計上的困難。 作者在全面學習H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實現(xiàn)的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優(yōu)化設(shè)計，這些優(yōu)化設(shè)計包括多參考塊的表格預測法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語言對所設(shè)計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎(chǔ)。
上傳時間： 2013-06-04
上傳用戶：libenshu01
信號發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號發(fā)生器，對于促進我國航空、航天、國防以及工業(yè)自動化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機碼的設(shè)計與實現(xiàn)為中心，對擴頻通信的基本理論、信號源的結(jié)構(gòu)、載波調(diào)制等問題進行了深入的分析和研究，并給出了模塊的硬件實現(xiàn)方案。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計流程等等。詳細地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統(tǒng)的擴頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴頻碼。分別給出并分析了相應(yīng)的FPGA硬件實現(xiàn)電路。 對于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進制相移鍵控相位選擇法并相應(yīng)作了硬件實現(xiàn)。最后給出具體設(shè)計實現(xiàn)了的信號發(fā)生器的輸出波形。經(jīng)實驗室測試，設(shè)計的信號發(fā)生器滿足要求，且結(jié)構(gòu)簡單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
上傳時間： 2013-04-24
上傳用戶：qweqweqwe
本文以直接頻率合成和偽隨機碼的設(shè)計與實現(xiàn)為中心，對擴頻通信的基本理論、信號源的總體結(jié)構(gòu)、載波調(diào)制、濾波器設(shè)計等問題進行了深入的分析和研究，并給出了模塊的硬件實現(xiàn)方案。 首先介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計流程等等。詳細地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成器(DDS)實現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統(tǒng)的擴頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴頻碼。分別給出并分析了相應(yīng)的FPGA硬件實現(xiàn)電路。 對于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進制相移鍵控相位選擇法并相應(yīng)作了硬件實現(xiàn)。分析與研究了射頻寬帶濾波器應(yīng)具有的傳輸特性，通過分析巴特沃思濾波器、切比雪夫濾波器、橢圓濾波器和貝塞爾濾波器這幾種濾波器的頻譜特性，設(shè)計了發(fā)生器射頻寬帶濾波器。最后給出具體設(shè)計實現(xiàn)了的信號發(fā)生器的輸出波形。
上傳時間： 2013-04-24
上傳用戶：greethzhang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
