為了克服傳統(tǒng)功率MOS 導(dǎo)通電阻與擊穿電壓之間的矛盾,提出了一種新的理想器件結(jié)構(gòu),稱為超級結(jié)器件或Cool2MOS ,CoolMOS 由一系列的P 型和N 型半導(dǎo)體薄層交替排列組成。在截止態(tài)時,由于p 型和n 型層中的耗盡區(qū)電場產(chǎn)生相互補償效應(yīng),使p 型和n 型層的摻雜濃度可以做的很高而不會引起器件擊穿電壓的下降。導(dǎo)通時,這種高濃度的摻雜使器件的導(dǎo)通電阻明顯降低。由于CoolMOS 的這種獨特器件結(jié)構(gòu),使它的電性能優(yōu)于傳統(tǒng)功率MOS。本文對CoolMOS 導(dǎo)通電阻與擊穿電壓關(guān)系的理論計算表明,對CoolMOS 橫向器件: Ron ·A = C ·V 2B ,對縱向器件: Ron ·A = C ·V B ,與縱向DMOS 導(dǎo)通電阻與擊穿電壓之間Ron ·A = C ·V 2. 5B 的關(guān)系相比,CoolMOS 的導(dǎo)通電阻降低了約兩個數(shù)量級。
標(biāo)簽： CoolMOS VDMOS 導(dǎo)通電阻 分
上傳時間： 2013-10-21
上傳用戶：1427796291
低通濾波器設(shè)計
標(biāo)簽： 低通 濾波器設(shè)計
上傳時間： 2013-11-20
上傳用戶：lyson
用MATLAB編寫低通濾波器
標(biāo)簽： 低通 濾波器設(shè)計
上傳時間： 2013-11-24
上傳用戶：lijinchuan
平行耦合微帶線帶通濾波器在微波電路系統(tǒng)中廣泛應(yīng)用。為了提高帶通濾波器性能，縮短設(shè)計周期，采用奇偶模原理分析與ADS（Advanced Design System）仿真相結(jié)合的方法，設(shè)計出一個中心頻率為2.5 GHz，相對帶寬為10%的平行耦合微帶線帶通濾波器。進(jìn)一步優(yōu)化參數(shù)，得到電路版圖。最終結(jié)果證明，這種方法具有設(shè)計周期短、可靠性高的特點，且各項參數(shù)滿足設(shè)計要求。
上傳時間： 2013-10-12
上傳用戶：jrsoft
設(shè)計一種壓控電壓源型二階有源低通濾波電路,并利用Multisim10仿真軟件對電路的頻率特性、特征參量等進(jìn)行了仿真分析,仿真結(jié)果與理論設(shè)計一致,為有源濾波器的電路設(shè)計提供了EDA手段和依據(jù)。
上傳時間： 2013-11-12
上傳用戶：名爵少年
對于電子產(chǎn)品設(shè)計師尤其是線路板設(shè)計人員來說，產(chǎn)品的可制造性設(shè)計（Design For Manufacture，簡稱DFM）是一個必須要考慮的因素，如果線路板設(shè)計不符合可制造性設(shè)計要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計的產(chǎn)品根本無法制造出來。目前通孔插裝技術(shù)（Through Hole Technology，簡稱THT）仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關(guān)的DFM方法，這些原則從本質(zhì)上來講具有普遍性，但不一定在任何情況下都適用，不過，對于與通孔插裝技術(shù)打交道的PCB設(shè)計人員和工程師來說相信還是有一定的幫助。1、排版與布局在設(shè)計階段排版得當(dāng)可避免很多制造過程中的麻煩。（1）用大的板子可以節(jié)約材料，但由于翹曲和重量原因，在生產(chǎn)中運輸會比較困難，它需要用特殊的夾具進(jìn)行固定，因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi)，這樣有助于在產(chǎn)品更換時縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機(jī)時間，而且板面尺寸種類少還可以減少波峰焊溫度曲線的數(shù)量。（2）在一個板子里包含不同種拼板是一個不錯的設(shè)計方法，但只有那些最終做到一個產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計。（3）在板子的周圍應(yīng)提供一些邊框，尤其在板邊緣有元件時，大多數(shù)自動裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。（4）盡量在板子的頂面(元件面)進(jìn)行布線，線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線，因為生產(chǎn)過程中都是通過板邊進(jìn)行抓持，邊上的線路會被波峰焊設(shè)備的卡爪或邊框傳送器損壞。（5）對于具有較多引腳數(shù)的器件（如接線座或扁平電纜），應(yīng)使用橢圓形焊盤而不是圓形，以防止波峰焊時出現(xiàn)錫橋(圖1)。
上傳時間： 2013-11-07
上傳用戶：refent
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經(jīng)驗及技術(shù)不足 無法維修的死板,廢棄可惜 送電中作動態(tài)維修,危險性極高 備份板太多,積壓資金 送國外維修費用高,維修時間長 對老化零件無從查起無法預(yù)先更換 維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨 投資大量維修設(shè)備,操作複雜,績效不彰
上傳時間： 2013-10-26
上傳用戶：neu_liyan
對磁環(huán)電感及其飽和磁通進(jìn)行計算。
標(biāo)簽： 磁環(huán)電感 磁通計算
上傳時間： 2013-10-13
上傳用戶：wangw7689
全橋變換器中磁通不平衡的抑制。
上傳時間： 2013-10-22
上傳用戶：nunnzhy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
