LSB數字水印技術 數字水印（Digital Watermarking）技術是將一些標識信息(即數字水印)直接嵌入數字載體當中(包括多媒體、文檔、軟件等)或是間接表示(修改特定區域的結構)，且不影響原載體的使用價值，也不容易被探知和再次修改。但可以被生產方識別和辨認。通過這些隱藏在載體中的信息，可以達到確認內容創建者、購買者、傳送隱秘信息或者判斷載體是否被篡改等目的。數字水印是信息隱藏技術的一個重要研究方向。 數字水印是實現版權保護的有效辦法，是信息隱藏技術研究領域的重要分支。作為一種新型的有效的版權保護手段，數字水印技術倍受人們的關注。數字水印主要是通過在原始資料中嵌入秘密信息——水印,來證實資料的所有權。
上傳時間： 2013-10-15
上傳用戶：清風冷雨
儀器儀表
上傳時間： 2014-01-04
上傳用戶：jjq719719
caxa電子圖板2007 r3 破解版下載 中文企業版:CAXA是我國制造業信息化領域主要的PLM方案和服務提供商。CAXA堅持“軟件服務制造業”理念，開發出擁有自主知識產權的9大系列30多種CAD、CAPP、CAM、DNC、PDM、MPM和PLM軟件產品和解決方案，覆蓋了制造業信息化設計、工藝、制造和管理四大領域；曾榮獲中國軟件行業協會20年“金軟件獎”以及“中國制造業信息化工程十大優秀供應商”等榮譽； CAXA始終堅持走市場化的道路，已在全國建立起了35個營銷和服務中心、300多家代理經銷商、600多個教育培訓中心和多層次合作伙伴組成的技術服務體系，截至2006年已累計銷售正版軟件超過20萬套。 注：由于軟件較大，請在下載地址上，右鍵選擇迅雷或快車進行下載。否則可能會出現服務器忙。限制了同時下載人數，請下載時等待時機即可。
上傳時間： 2013-12-19
上傳用戶：AbuGe
儀器儀表
上傳時間： 2013-11-04
上傳用戶：ming52900
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數模轉換器。支持625MSPS 的數據率，可用于寬帶與多通道系統的基站收發信機。由于無線通信技術的高速發展與各設備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發信機單板支持的發射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發射DAC 發出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發射機的SFDR 性能，優化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-12-28
上傳用戶：tsfh
設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時候選用。這種方法也適合于不定長包的處理。
上傳時間： 2013-11-05
上傳用戶：ch3ch2oh
布線需要考慮的問題很多，但是最基本的的還是要做到周密，謹慎。寄生元件危害最大的情況印刷電路板布線產生的主要寄生元件包括：寄生電阻、寄生電容和寄生電感。例如：PCB 的寄生電阻由元件之間的走線形成；電路板上的走線、焊盤和平行走線會產生寄生電容；寄生電感的產生途徑包括環路電感、互感和過孔。當將電路原理圖轉化為實際的PCB 時，所有這些寄生元件都可能對電路的有效性產生干擾。本文將對最棘手的電路板寄生元件類型— 寄生電容進行量化，并提供一個可清楚看到寄生電容對電路性能影響的示例。
上傳時間： 2013-10-13
上傳用戶：563686540
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
隨著消費者數據需求量的不斷攀升，全球范圍內的運營商無一不面臨著對無線帶寬前所未有的增長需求。值得慶幸的是，包括標準制定機構 3GPP 等在內的整個行業都在竭盡全力來支持這種需求。LTE 正是為幫助運營商滿足這一指數級數據增長需求應運而生的最佳技術選擇。由于 LTE 部署實施已趨成熟，基站制造商紛紛熱衷于采用片上系統架構(SoC)，以使運營商可在維持并提升服務質量的同時還能大幅降低網絡成本。
上傳時間： 2015-01-02
上傳用戶：墻角有棵樹
