日韩人体视频,国产乱码精品一区二区三区亚洲人,欧美1

用控制器

基于FPGA的10M100M以太網控制器的設計.rar

隨著以太網技術的不斷發展，網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試；介紹了整個系統的內部結構、模塊劃分，并對各個模塊的設計過程進行了詳細闡述，接著介紹了開發環境和驗證工具，同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器，實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連，也為構建SOC上處理器提供條件。本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核，為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時，為與其它WS接口的控制器實現直接互連創造了條件，對高層次設計這一先進ASIC設計方法也有了較為深入的認識。

標簽： 10M100M FPGA 以太網控制器

上傳時間： 2013-07-17

上傳用戶：bruce
基于FPGA的PID控制器研究與實現.rar

基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵?？刂葡到y由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。

標簽： FPGA PID 控制器

上傳時間： 2013-06-13

上傳用戶：15071087253
用FPGA實現以太網控制器.rar

以太網是在20世紀70年代為解決網絡中零散的和偶然的堵塞而開發的，而 IEEE802.3標準是在最初的以太網技術基礎上于1980年開發成功的。現在，以太網一詞泛指所有采用CSMA/CD協議的局域網。以太網2.0版由數字設備公司、 Intel公司和Xerox公司聯合開發，它與IEEE802.3兼容。本設計采用FPGA設計以太網控制器代替傳統的ASCI設計方法，主要原因在于FPGA技術的特點，它作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原由可編程期間門電路數有限的缺點。使本設計的產品十分靈活，可以在多種用戶多種開發平臺，硬件環境下使用而只需要對設計進行簡單的修改和編輯即可，方便了設計者和用戶的使用。本論文主要闡述了使用FPGA設計開發以太網控制器的設計開發流程，以及研究了FPGA開發方法和傳統ASIC開發方法的區別和優略。主要內容為： 1．闡述FPGA技術的發展歷史，現狀和將來的發展趨勢。 2．詳細說明了FPGA設計開發以太網控制器的全過程，包括模塊分析功能分析以及代碼設計。 3．采用軟件仿真的方法設計和驗證了MODELSIM仿真平臺以及仿真波形圖分析。 4．對比分析了FPGA和傳統的ASIC開發過程的區別以及優缺點。

標簽： FPGA 以太網控制器

上傳時間： 2013-05-25

上傳用戶：changeboy
SD卡控制器原理圖

目前在用在 LED護欄管最普遍的控制器，只要你做好網格圖就能出你想要的效果

標簽： SD卡控制器原理圖

上傳時間： 2013-04-24

上傳用戶：onewq
基于ARM的減搖鰭智能控制器的研究

減搖鰭是船舶與海洋工程中的一種重要系統，目前已在多種船舶中廣泛應用。減搖鰭對于提高船舶耐波性，增加船舶使用壽命，改善設備與人員的工作條件，提高艦艇的戰斗力具有重要作用。減小船舶橫搖是目前船舶運動控制領域的重要課題之一。本文以船舶減搖鰭系統作為研究對象，重點講述了基于ARM處理器的減搖鰭控制器的設計與實現方案。減搖鰭系統目前大多采用基于力矩對抗原理的PID控制器?？刂破鞯男阅軐Υ白匀粰M搖周期和無因次橫搖衰減系數有著很大的依賴關系。由于船舶橫搖運動的復雜性、非線性、時變性和海況的不確定性，經典PID控制難以獲得滿意的控制效果。采用先進的控制策略是解決這一問題的有效方法。本論文將模糊控制與PID控制相結合，實現了無須精確的對象模型，只須將操作人員和專家長期實踐積累的經驗知識用控制規則模型化，然后用模糊推理在線辨識對象特征參數，便可對PID參數實現自整定。另外，浪級調節器做為減搖鰭控制器的一個重要組成部分，本論文也對其設計進行了研究，提出了一種基于海浪譜估計的浪級調節器的設計方法，彌補了傳統浪級調節器不能充分利用海浪信息的不足。目前大多數的減搖鰭控制器使用單片機作為主處理器或者以工控機為基礎開發而來的，前者集成度不高，穩定性也不好，而后者成本較高。因此，本課題設計了一款新型的基于ARM處理器的減搖鰭控制器，解決了上述問題。該系統主要由硬件平臺和軟件平臺兩部分組成。硬件平臺主要包括基于飛利浦公司的LPC2214的控制器核心電路和輔助實現控制的驅動電路；軟件平臺主要是基于ARM的軟件，包括啟動代碼和應用程序。研究結果表明：開發的嵌入式減搖鰭控制系統不僅具有集成度高、性價比高、性能優越、抗干擾能力強、穩定性好、實時性高等優點。同時更能夠適應減搖鰭控制系統智能化的發展趨勢，所以該減搖鰭控制器具有很好的使用價值及意義。

標簽： ARM 減搖鰭智能控制器

上傳時間： 2013-07-10

上傳用戶：giser
電動機構用稀土永磁無刷直流電動機控制系統研究

該文著重研究了稀土永磁(REPM)無刷直流電動機(BLDCM)的高性能控制技術.在全面分析了稀土永磁無刷直流電動機的結構特點、工作原理、運行方式以及外部特性的基礎上,通過系統建模和數字仿真分析,分別針對航空低壓直流(LVDC)和高壓直流(HVDC)兩種電動機構用永磁無刷電動機,在小范圍轉速連續調節下的閉環穩速控制技術進行了詳細理論研究,提出了利用轉子位置傳感器信號間接測量電機轉速進行電機轉速閉環穩速控制的策略.同時就兩套無刷直流電動機控制器的硬件電路和軟件程序問題進行了重點工程設計,采用了高性能的AT89C2051和AT89C51單片機作為微處理器,用數字軟件技術對電機進行調速和轉速閉環控制,使電機在一定范圍內能夠進行精確調速和速度穩定控制.通過優化設計、軟硬件結合,實現了控制器小型化,提高了控制器可靠性,減小了體積與重量.永磁無刷直流電動機控制器樣機的測試結果表明:電機轉速可在要求范圍內連續調節,在幾乎三倍的額定轉矩范圍內,電機轉速在設定值下可保持高于指標精度的穩定工作,控制器之間通用性強、散熱可靠.

標簽： 電動機構無刷直流電動機控制

上傳時間： 2013-07-03

上傳用戶：chens000
基于ARMFPGA的雷達伺服控制器設計

這篇論文在系統分析國內外雷達伺服控制系統研究現狀的基礎上，選定以ARM為內核的基于ARM+FPGA的雷達伺服控制器為研究對象。首先，根據雷達伺服控制系統功能要求與性能指標，進行系統的硬件設計：選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片，ARM與FPGA的連接形式采用中斷+存儲器的形式；將ARM與FPGA上多余的引腳引出作為將來升級的需要；還畫出ARM+FPGA的雷達伺服控制器的系統圖并制作了PCB板。其次，選用PID對伺服系統進行控制，模糊神經網絡綜合了模糊控制和神經網絡的優點，并利用模糊神經網絡算法對PID參數進行在線調整。用Matlab7.1進行仿真，其結果表明：該控制算法對系統具有良好的控制效果，性能較常規PID得到較大改善。最后，根據FPGA在伺服系統主要任務，用VHDL語言和原理圖在FPGA芯片中分別編制實現DAC0832接口控制功能、光電編碼器與脈沖發生電路的程序代碼；并在Quartus II6.0環境下通過仿真，且得到仿真的波形符合系統功能要求。采用C語言編寫在ARM中實現模糊神經網絡PID控制算法的代碼，通過CodeWarrior for ARM的編譯無誤后，生成可執行文件.axf,，調用AXD進行在線仿真調試。仿真結果表明：模糊神經網絡PID算法對伺服系統能夠進行有效控制。結果表明：ARM作為伺服控制器的內核，其性價比與集成度高：用FPGA芯片實現接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達伺服控制器，提高了系統的開放性、實時性、可靠性，降低了系統功耗，具有重要的應用價值。

標簽： ARMFPGA 雷達伺服制器設計

上傳時間： 2013-06-30

上傳用戶：Ruzzcoy
基于ARM的地鐵用安全型智能IO的設計與實現

地鐵信號設備中輸入輸出設備是信號邏輯和現場設備之間的接口，有著四高（高安全，高可靠，高可維護，高可用）要求，目前信號系統廠家的傳統做法是整個信號系統產品由一家公司來完成，可是隨著技算機技術的快速發展，邏輯部份目前已可以采用通用COTS產品，而輸入輸出部分還是需要各個信號廠家自己設計和生產，因此設計出一款通用型的輸入輸出控制器已成地鐵行業的發展方向。為了滿足以上要求，本文從實際應用角度出發，使信號系統的產品更加的開放透明，設計出基于ARM的地鐵用安全型的智能I/O，從而使信號系統設計可以方便地和現場信號設備接口。在硬件上采用冗余設計，以ARM為主處理器，整個系統無單點硬件故障，采集部分采用動態異或輸入設計，驅動部分采用安全驅動設計。基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產品的標準，使系統的安全性，可靠性，可用性和可維護性有了充分的保障。本文主要介紹了地鐵用安全型智能I/O控制器的設計和實現，包括設計思想，具體實施，硬件和軟件的設計等。

標簽： ARM 地鐵智能IO

上傳時間： 2013-06-12

上傳用戶：ljthhhhhh123
基于FPGA的可編程控制器現場集成技術應用研究

傳統PLC使用時會出現一些問題，如程序死循環、程序跑飛、需要龐大的編譯系統作支持和不能實現精確位置控制等等；而發展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現場集成技術，用FPGA來實現PLC的功能，拋棄傳統PLC“程序”的概念，以“硬件線路”來實現控制功能，不論在經濟上還是在性能上都具有更大的優勢。本課題在對國內外可編程控制器，重點是HardPLC的開發和應用的進展進行概述和分析的基礎上，系統開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結構的兩個創新概念，指出了其優越性能的結構基礎； 2.系統分析了用HardPLC實現控制系統時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎上進行了仿真、綜合，為進一步研究可編程控制器的現場集成奠定了基礎； 3.在仿真綜合的基礎上，用所建立的模型完成了特定邏輯控制系統的控制要求，充分展示了其實際應用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎上，確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。本課題研究建立的模型對于開發具有我國自主知識產權的HardPLC組成IP庫具有一定的理論意義；對特定系統的控制實現，充分展示了基于FPGA的可編程控制器現場集成技術可以廣泛應用于工控領域，加大推廣力度和建立更多的IP庫，在許多應用場合可以取代傳統的PLC控制系統，為工控領域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經濟效益；所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數據的加載，在實踐生產中具有重要的實用價值。

標簽： FPGA 可編程控制器集成技術應用研究

上傳時間： 2013-05-30

上傳用戶：dtvboyy
PCI從設備控制器的FPGA設計與實現

隨著星載電子系統復雜度、小型化需求的提高，SoC已經成為應對未來星載電子系統設計需求的解決途徑。為了簡化設計流程并且提高部件的可重用性，在目前的SoC設計中引入了稱之為平臺的體系結構模板，用它來描述采用已有的標準核來開發SoC的方法。在星載電子系統中常用部件的分類設計，最終建立一個包括多種功能部件，互連部件和處理部件的設計平臺，從而有效的提高星載電子系統的設計能力。在當前NASA和ESA的空間應用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統設計平臺要提供的一個互連部件對其進行設計。針對這一需求，本論文采用自項向下的設計方法對PCI總線從設備控制器的設計與實現進行了研究，對PCI總線協議做了深刻的分析，完成了PCI總線目標設備控制器的設計，采用Verilog HDL對其進行了RTL級的描述。在該課題的研究中，采用了目前集成電路設計中常見的自頂向下設計方法，使用硬件描述語言Verilog HDL對其進行描述，重點分析了PCI總線設備控制器的設計。以PCI總線協議的分析和理解為基礎，對PCI總線設備控制器進行了功能分析和結構劃分。根據PCI總線設備控制器的功能和結構劃分，對PCI總線目標設備控制器的設計思路和各個子模塊電路的設計和實現進行了詳細的分析闡述，并且通過編寫測試激勵程序完成了功能仿真。應用FPGA作為物理驗證和實現載體，進行了面向FPGA的電路綜合，進行了布局布線后的時序仿真，證明所實現的PCI目標設備控制器符合基本功能要求，在以上基礎上完成了PCI目標設備控制器的FPGA實現。通過這整個論文的工作，按照設計、仿真、綜合驗證及布局布線的步驟，完成了PCI總線目標設備控制器IP軟核的設計。

標簽： FPGA PCI 設備控制器

上傳時間： 2013-06-07

上傳用戶：tccc