亚洲一级免费视频,亚洲欧美一区二区三区久本道91,亚洲欧美国产另类

用控制器

基于FPGA的HDLC協(xié)議控制器的設(shè)計(jì)

本文以符號(hào)多項(xiàng)式理論為基礎(chǔ)，從理論上論證了任意長(zhǎng)度比特組合的CRC校驗(yàn)碼的并行算法，提出了并行CRC計(jì)算的數(shù)學(xué)模型，并且以8位二進(jìn)制序列(即一個(gè)字節(jié))為例，介紹了利用此數(shù)學(xué)模型計(jì)算校驗(yàn)碼的方法，最后給出了與此算法相對(duì)應(yīng)的VHDL模型。經(jīng)過對(duì)實(shí)驗(yàn)數(shù)據(jù)的對(duì)比分析，表明文中所提并行CRC算法的關(guān)鍵路徑延遲和硬件面積都得到了優(yōu)化，以Top-Down設(shè)計(jì)方法給出了一種HDLC協(xié)議控制器的設(shè)計(jì)方案，用VHDL語言進(jìn)行了行為級(jí)描述，采用Xilinx公司的FPGA產(chǎn)品進(jìn)行實(shí)現(xiàn)。

標(biāo)簽： FPGA HDLC 協(xié)議控制器

上傳時(shí)間： 2013-06-09

上傳用戶：s363994250
基于FPGA的GPIB控制器的IP核設(shè)計(jì)

當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開展進(jìn)一步研究需要做的工作。

標(biāo)簽： FPGA GPIB 控制器 IP核

上傳時(shí)間： 2013-04-24

上傳用戶：rockjablew
基于FPGA的PID控制器研究與實(shí)現(xiàn)

基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。

標(biāo)簽： FPGA PID 控制器

上傳時(shí)間： 2013-05-24

上傳用戶：gyq
用Xilinx_FPGA實(shí)現(xiàn)DDR_SDRAM控制器

·摘要： DDB SDRAM使用雙倍數(shù)據(jù)速率結(jié)構(gòu),它能獲得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成與DSP、FPGA之間的通信.由于Xilinx VirtexTM-4系列FPGA具備ChipSync源同步技術(shù)等優(yōu)勢(shì),本設(shè)計(jì)采用它來實(shí)現(xiàn)DDRSDRAM控制器.該DDR SDRAM控制器采用直接時(shí)鐘數(shù)據(jù)捕獲技術(shù),本文將重點(diǎn)闡述該技術(shù).

標(biāo)簽： Xilinx_FPGA DDR_SDRAM 控制器

上傳時(shí)間： 2013-05-24

上傳用戶：zxc23456789
DN463 - 將您的微控制器ADC升級(jí)至真正的12位性能

LTC®2366 及其較慢速的版本提供了一種高性能的替代方案，如表 1 中的 AC 規(guī)格所示。您不妨將這些有保證的規(guī)格與自己現(xiàn)用微控制器內(nèi)置的 ADC 進(jìn)行一番比較。

標(biāo)簽： 463 ADC DN 微控制器

上傳時(shí)間： 2013-11-20

上傳用戶：15527161163
降壓型同步控制器可采用低至2.2V的工作輸入電源

許多電信和計(jì)算應(yīng)用都需要一個(gè)能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉(zhuǎn)換器。高輸出功率同步控制器 LT3740 就是這些應(yīng)用的理想選擇，該器件能把 2.2V 至 22V 的輸入電源轉(zhuǎn)換為低至 0.8V 的輸出，並提供 2A 至 20A 的負(fù)載電流。其應(yīng)用包括分布式電源繫統(tǒng)、負(fù)載點(diǎn)調(diào)節(jié)和邏輯電源轉(zhuǎn)換。

標(biāo)簽： 2.2 降壓型同步控制器輸入

上傳時(shí)間： 2013-12-30

上傳用戶：arnold
如何降低UCD30xx系列數(shù)字電源控制器DPWM抖動(dòng)

UCD30xx 系列數(shù)字電源控制器包括UCD3040、UCD3020 以及UCD3028，主要應(yīng)用在交直變換（AC/DC）電源和隔離的直直變換（DC/DC）電源上。數(shù)字電源和模擬電源原理是一樣的，但數(shù)字電源所使用的值都是數(shù)字量，是模擬量離散化后的值，所以不可避免的精度會(huì)有所損失。觀察UCD30xx 數(shù)字脈寬調(diào)制（DPWM）的下降沿，會(huì)發(fā)現(xiàn)在電源穩(wěn)態(tài)運(yùn)行時(shí)DPWM 下降沿有抖動(dòng)現(xiàn)象（此時(shí)示波器用上升沿觸發(fā)）；而根據(jù)環(huán)路帶寬的不同，DPWM下降沿抖動(dòng)范圍也會(huì)不一樣，帶寬高抖動(dòng)就大，帶寬低抖動(dòng)就小。對(duì)于大多數(shù)應(yīng)用，這沒有任何問題，但如果帶寬要求很高，那么抖動(dòng)范圍就會(huì)比較大，嚴(yán)重時(shí)會(huì)引起變壓器噪聲超標(biāo)。本文主要介紹如何利用外加模擬零極點(diǎn)的方法，在不降低系統(tǒng)帶寬的同時(shí)降低DPWM抖動(dòng)范圍。

標(biāo)簽： DPWM UCD 30 xx

上傳時(shí)間： 2013-11-14

上傳用戶：shen954166632
太陽(yáng)能LED路燈控制器的設(shè)計(jì)

文中首先介紹了太陽(yáng)能LED路燈系統(tǒng)的組成，及各組成部分的工作原理。然后詳細(xì)討論了用STC90C52單片機(jī)實(shí)現(xiàn)的太陽(yáng)能LED路燈控制器的設(shè)計(jì)，包括用并聯(lián)式三端穩(wěn)壓管TL431芯片實(shí)現(xiàn)的蓄電池充電控制電路、用場(chǎng)效應(yīng)管實(shí)現(xiàn)的負(fù)載輸出控制電路、用光敏電阻實(shí)現(xiàn)的光控電路、用運(yùn)算放大器實(shí)現(xiàn)的檢測(cè)電路的硬件電路設(shè)計(jì)和系統(tǒng)軟件的實(shí)現(xiàn)。

標(biāo)簽： LED 太陽(yáng)能路燈控制器

上傳時(shí)間： 2013-11-18

上傳用戶：windgate
可編程控制器簡(jiǎn)介

可編程控制器是60年代末在美國(guó)首先出現(xiàn)，當(dāng)時(shí)叫可編程邏輯控制器PLC（Programmable Logic Controller），目的是用來取代繼電器，以執(zhí)行邏輯判斷、計(jì)時(shí)、計(jì)數(shù)等順序控制功能。PLC的基本設(shè)計(jì)思想是把計(jì)算機(jī)功能完善、靈活、通用等優(yōu)點(diǎn)和繼電器控制系統(tǒng)的簡(jiǎn)單易懂、操作方便、價(jià)格便宜等優(yōu)點(diǎn)結(jié)合起來，控制器的硬件是標(biāo)準(zhǔn)的、通用的。根據(jù)實(shí)際應(yīng)用對(duì)象，將控制內(nèi)容編成軟件寫入控制器的用戶程序存儲(chǔ)器內(nèi)。控制器和被控對(duì)象連接方便。

標(biāo)簽： 可編程控制器

上傳時(shí)間： 2013-11-25

上傳用戶：leesuper
繼電器論文--用MEGA16做的繼電器參數(shù)測(cè)量?jī)x

用MEGA16做的繼電器參數(shù)測(cè)量?jī)x 該電磁繼電器特性參數(shù)測(cè)量?jī)x以用8位MCU作為主控制器，并通過該MCU的DA轉(zhuǎn)換輸出可控穩(wěn)壓電源加載到繼電器兩端。測(cè)量繼電器的最小吸合電壓時(shí)，使DA輸出電壓從低電壓到高電壓變化，當(dāng)繼電器閉合時(shí)，記錄此時(shí)的DA轉(zhuǎn)化電壓并顯示在1602上，測(cè)量釋放點(diǎn)壓的加壓順序正好相反。在測(cè)量常閉電阻時(shí)，采用7805恒流源電路與三運(yùn)放測(cè)量放大電路，再由AD返回電壓值，最后MCU計(jì)算出常閉電阻。

標(biāo)簽： MEGA 16 繼電器測(cè)量?jī)x

上傳時(shí)間： 2013-10-21

上傳用戶：wangjg

<dl id="6qe0s"></dl>

<center id="6qe0s"></center>