<li id="4ei2k"></li>
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
課程設計-測頻相位計 很好的,可以實現測頻相位功能
標簽： 測頻 相位計 相位
上傳時間： 2016-05-05
上傳用戶：lwwhust
FIFO（先進先出隊列）通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現是利用 雙口RAM 和讀寫地址產生模塊來實現的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀時鐘（rd_clk）、 與寫時鐘同步的寫有效（wren）和寫數據（wr_data） 、與讀時鐘同步的讀有效（rden）和讀數據（rd_data） 為了實現正確的讀寫和避免FIFO的上溢或下溢，給出與讀時鐘和寫時鐘分別同步的FIFO的空標志（empty）和 滿標志（full）以禁止讀寫操作。
標簽： FIFO wr_clk RAM 隊列
上傳時間： 2014-01-25
上傳用戶：趙云興
使用晶片:HT46R20 功能簡述:溫度計
標簽： 46R R20 HT 46
上傳時間： 2016-05-12
上傳用戶：363186
clock_spliter 採用彈性設計 , 可調整週期寬度.
標簽： clock_spliter
上傳時間： 2013-12-27
上傳用戶：TF2015
描述符號定時和載波相位估計突發調制的一種快同步器的實現，對同步感興趣的朋友是不錯的資料
標簽： 描述符 定時 同步器 載波
上傳時間： 2016-05-19
上傳用戶：mikesering
提出了一種改進的積分梳狀(CIC) 濾波器. 在改變傳統積分梳狀濾波器的延遲因子的 同時,將銳化(Sharpen) 技術和相位分解技術應用于此濾波器. 改進后的濾波器與傳統濾波器 相比,減少了信號失真,降低了系統功率消耗. 仿真結果表明,改進后的濾波器在通帶范圍內的 波動很少,而且,具有較高的阻帶衰減.
標簽： Sharpen 濾波器 CIC 積分
上傳時間： 2013-12-24
上傳用戶：ynzfm
FPGA可促進嵌入式系統設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
標簽： FPGA 嵌入式 系統 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
《Windows 95 系統程式設計 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
標簽： Windows 95
上傳時間： 2014-11-14
上傳用戶：hakim
FPGA的Nios配合時如何計算SDRAM相位的文章
標簽： SDRAM FPGA Nios 如何計算
上傳時間： 2014-01-11
上傳用戶：王小奇
蟲蟲下載站版權所有 京ICP備2021023401號-1
