硬件設計
標簽： 硬件設計 濾波電路 軟件濾波 算法
上傳時間： 2014-12-23
上傳用戶：YYRR
硬件
標簽： 硬件設計
上傳時間： 2013-12-25
上傳用戶：pwcsoft
華為硬件工程師培訓資料，單片機，嵌入式。
標簽： 華為 硬件工程師
上傳時間： 2013-10-26
上傳用戶：zhishenglu
看看華為硬件工程師怎么調電路
上傳時間： 2013-10-08
上傳用戶：fdmpy
硬件工程師手冊
標簽： 200.8 20 硬件工程師
上傳用戶：zhtzht
為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果，節省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。
標簽： 進位 加法器 硬件 電路實現
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
臺灣硬件工程師15年layout資料
標簽： layout 硬件工程師
上傳時間： 2013-10-10
上傳用戶：wanglf7409
MP3播放器硬件電路設計實例
標簽： MP3 設計實例 播放器 硬件電路設計
上傳時間： 2013-11-25
上傳用戶：13788529953
中興通訊硬件一部巨作－信號完整性 近年來，通訊技術、計算機技術的發展越來越快，高速數字電路在設計中的運用越來 越多，數字接入設備的交換能力已從百兆、千兆發展到幾十千兆。高速數字電路設計對信 號完整性技術的需求越來越迫切。 在中、 大規模電子系統的設計中， 系統地綜合運用信號完整性技術可以帶來很多好處， 如縮短研發周期、降低產品成本、降低研發成本、提高產品性能、提高產品可靠性。 數字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設計工程師需要 通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種 噪聲，經過精心設計和權衡，控制總噪聲不超過電路的抗干擾能力，保證產品性能的可靠 實現。 為了滿足中興上研一所的科研需要， 我們在去年和今年關于信號完整性技術合作的基 礎上，克服時間緊、任務重的困難，編寫了這份硬件設計培訓系列教材的“信號完整性” 部分。由于我們的經驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評指正。 本教材的對象是所內硬件設計工程師， 針對我所的實際情況， 選編了第一章——導論、 第二章——數字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統設計， 相信會給大家帶來益處。同時，也希望通過我們的不懈努力能消除大家在信號完整性方面 的煩腦。 在編寫本教材的過程中，得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導和幫助，尤其在審稿時提出了很多建設性的意見，在此一并致謝！
標簽： 中興通訊 硬件 信號完整性 基礎知識
上傳時間： 2013-11-15
上傳用戶：大三三
硬件工程師必讀攻略（下）
標簽： 硬件工程師
上傳用戶：pol123
蟲蟲下載站版權所有 京ICP備2021023401號-1
<tfoot id="zivde"><label id="zivde"></label></tfoot>
