亚洲精品一级二级,欧美裸体视频,亚洲精品久久区二区三区蜜桃臀

硬件調試

硬件設計中濾波電路與軟件濾波算法

硬件設計

標簽： 硬件設計濾波電路軟件濾波算法

上傳時間： 2014-12-23

上傳用戶：YYRR
硬件設計知識

硬件

標簽： 硬件設計

上傳時間： 2013-12-25

上傳用戶：pwcsoft
華為內部資料(硬件工程師)

華為硬件工程師培訓資料，單片機，嵌入式。

標簽： 華為硬件工程師

上傳時間： 2013-10-26

上傳用戶：zhishenglu
華為硬件工程師手冊

看看華為硬件工程師怎么調電路

標簽： 華為硬件工程師

上傳時間： 2013-10-08

上傳用戶：fdmpy
〈硬件工程師手冊〉（華為內參）73頁%200.8M%20PDF版

硬件工程師手冊

標簽： 200.8 20 硬件工程師

上傳時間： 2014-12-23

上傳用戶：zhtzht
基于選擇進位32位加法器的硬件電路實現

為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果，節省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。

標簽： 進位加法器硬件電路實現

上傳時間： 2013-12-19

上傳用戶：jshailingzzh
臺灣硬件工程師15年layout資料

臺灣硬件工程師15年layout資料

標簽： layout 硬件工程師

上傳時間： 2013-10-10

上傳用戶：wanglf7409
設計實例2：MP3播放器硬件電路設計

MP3播放器硬件電路設計實例

標簽： MP3 設計實例播放器硬件電路設計

上傳時間： 2013-11-25

上傳用戶：13788529953
中興通訊硬件巨作:信號完整性基礎知識

中興通訊硬件一部巨作－信號完整性近年來，通訊技術、計算機技術的發展越來越快，高速數字電路在設計中的運用越來越多，數字接入設備的交換能力已從百兆、千兆發展到幾十千兆。高速數字電路設計對信號完整性技術的需求越來越迫切。在中、大規模電子系統的設計中，系統地綜合運用信號完整性技術可以帶來很多好處，如縮短研發周期、降低產品成本、降低研發成本、提高產品性能、提高產品可靠性。數字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設計工程師需要通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種噪聲，經過精心設計和權衡，控制總噪聲不超過電路的抗干擾能力，保證產品性能的可靠實現。為了滿足中興上研一所的科研需要，我們在去年和今年關于信號完整性技術合作的基礎上，克服時間緊、任務重的困難，編寫了這份硬件設計培訓系列教材的“信號完整性” 部分。由于我們的經驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家批評指正。本教材的對象是所內硬件設計工程師，針對我所的實際情況，選編了第一章——導論、第二章——數字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統設計，相信會給大家帶來益處。同時，也希望通過我們的不懈努力能消除大家在信號完整性方面的煩腦。在編寫本教材的過程中，得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹俊等的指導和幫助，尤其在審稿時提出了很多建設性的意見，在此一并致謝！

標簽： 中興通訊硬件信號完整性基礎知識

上傳時間： 2013-11-15

上傳用戶：大三三
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5