verilog格式的除法器
verilog格式的除法器，試過了，很好用，再也不要為觸發(fā)器發(fā)愁了...
硬件除法器技術(shù)資料
?? 資源總數(shù)：9375
?? 源代碼：10596
?? 硬件除法器全部資料 (9375個)
是Nios II處理器下客製化指令的一個32位元浮點數(shù)除法器
是Nios II處理器下客製化指令的一個32位元浮點數(shù)除法器，可將兩IEEE 754格式的值進行相除...
restoring除法器設(shè)計 經(jīng)典算法了
restoring除法器設(shè)計 經(jīng)典算法了，可以仿真通過...
除法器的設(shè)計本文所采用的除法原理是：對于八位無符號被除數(shù)A
除法器的設(shè)計本文所采用的除法原理是：對于八位無符號被除數(shù)A，先對A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C，在時鐘脈沖的每個上升沿C 向左移動一位，最后一位補零，同時判斷C的高八位是否大于除數(shù)B，如是則C的高...
基于FPGA單精度浮點除法器的實現(xiàn)
基于FPGA單精度浮點除法器的實現(xiàn)，有一些源代碼，僅供參考。...
Altera的FPGA
Altera的FPGA，設(shè)計的硬件除法器...
華大半導(dǎo)體MCU選型表
信立誠科技主推低成本高性價比HC32F030F8TA-LQFP32可替換STM32F030K6T6，HC32F030F8TA比STM32F030K6T6單片機多集成了硬件除法器、蜂鳴器、電壓比較器和低...
cpu設(shè)計中關(guān)于加法器
cpu設(shè)計中關(guān)于加法器，乘法器，除法器設(shè)計的ppt，希望對硬件學(xué)習(xí)的人有幫助...
基于FPGA的計算機組成原理實驗系統(tǒng)的設(shè)計與仿真.rar
“計算機組成原理”是計算機專業(yè)的一門核心課程。傳統(tǒng)的計算機組成原理實驗是在指令格式、尋址方式、運算器、控制器、存儲器等都相對固定的情況下進行，學(xué)生主要進行功能實現(xiàn)和驗證，缺少自主設(shè)計和創(chuàng)新過程。 為改...
RS（255，223）譯碼器的FPGA實現(xiàn)及其性能測試
本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了...