精品不卡视频,日韩精品三区四区,午夜精品一区二区三区av

移位器

非常實用的基于VHDL的移位寄存器實驗

非常實用的基于VHDL的移位寄存器實驗，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈

標簽： VHDL 移位寄存器

上傳時間： 2022-05-10

上傳用戶：
移位寄存器74hc595控制8位數碼管

移位寄存器74hc595控制8位數碼管

標簽： 移位寄存器數碼管

上傳時間： 2022-07-09

上傳用戶：默默
基于FPGA的RS255，223編解碼器的高速并行實現.rar

隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。

標簽： FPGA 255 223

上傳時間： 2013-04-24

上傳用戶：思琦琦
S51編程器制作包

S51編程器制作包:自制AT89S51編程器教程AT89S51芯片的日漸流行，對我們單片機初學者來說是一個大好消息。因為做個AT89S51編程器非常容易，而且串行編程模式更便于做成在線編程器，給頻繁燒片，調試帶來了巨大的方便。電路：只要焊13根線就可以搞定這個電路。基本原理：RST置高電平，然后向單片機串行發(fā)送編程命令。P1.7(SCK)輸入移位脈沖，P1.6(MISO)串行輸出，P1.5(MOSI)串行輸入（要了解詳細編程原理可以去看AT89S51的數據手冊）。使用并口發(fā)出控制信號，74373只是用于信號轉換，因為并口直接輸出高電平的電壓有點沒到位，使用其他芯片也可以，還有人提出直接接電阻。并口引腳1控制P1.7，引腳14控制P1.5，引腳15讀P1.6，引腳16控制RST，引腳17接74373 LE（鎖存允許），18-25這些引腳都可以接地。建議在你的單片機系統板上做個6芯的接口。注意：被燒寫的單片機一定是最小系統（單片機已經接好電源，晶振，可以運行），VCC，GND是給74373提供電源的。還有一個方案：使用串口+單片機，這個方案已經用了半年了。電路稍微麻煩一點，速度比較快，而且可以燒AT89C51等等。其實許多器件編程原理差不多，由于我沒太多時間研究器件手冊，更沒有MONEY買一堆芯片來測試，所以只實現了幾個最常用單片機編程功能（AT89C51，C52，C55，AT89S51，S52，S53）。如果要燒寫其他單片機，你可以直接編寫底層控制子程序（例如，寫一個單元，讀一個單元，擦除ROM的子程序）。如果有需要，我可以在器件選擇欄提供一個“X-CHIP”的選擇，“X-CHIP”的編程細節(jié)將由用戶自己去實現。當你仔細閱讀器件手冊后，會發(fā)現實現這些子程序其實好容易，這也是初學者學單片機編程的好課題。如果成功了會極大的提高你學單片機的積極性。軟件：這個軟件的通信，控制部分早在半年前就完成了，這回只是換了個界面和加入并口下載線的功能，希望你看到這個軟件不會想吐。使用很簡當，有一點特別，當你用鼠標右鍵點擊按鈕后，可以把相關操作設置為自動模式（只有打開文件，擦除芯片，寫FLASH ROM，讀FLASH ROM，效驗數據可以設置），點擊‘自動完成’后會依次完成這些操作，并在開始時檢測芯片。當“打開文件”設為自動后，第2次燒寫同一個文件時不必再去打開文件，軟件會自動刷新緩沖。軟件在WIN XP，WIN 2000可以使用（管理員登陸的），在WIN 98 ，WIN ME使用并口模式時會更快些。這個軟件同時支持串口編程器和并口下載線。操作正常結束后會有聲音提示。如果沒有聲卡或聲卡爛了，則聲音會從機箱揚聲器中發(fā)出。注意：記得在CMOS設置中把并口設為ECP模式。就這些東西，應該夠詳細吧，還有什么問題或遇到什么困難可以聯系我,軟件出現什么問題一定要通知我修正。祝你一次就搞定。

標簽： S51 編程器

上傳時間： 2014-01-24

上傳用戶：13162218709
[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][

[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][10--4位十進制頻率計][11--譯碼掃描顯示電路][12--用狀態(tài)機實現序列檢測器的設計][13--用狀態(tài)機對ADC0832電路控制實現SIN函數發(fā)生器][14--用狀態(tài)機實現ADC0809的采樣電路設計][15--DMA方式A/D采樣控制電路設計][16--硬件電子琴][17--樂曲自動演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設計(COP2000)]

標簽： xilinx VHDL 01 02

上傳時間： 2014-09-06

上傳用戶：han_zh
EDA實驗--UART串口實驗：UART 主要有由數據總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器 --- 發(fā)送器每隔16 個CLK16 時鐘周期輸出1 位

EDA實驗--UART串口實驗：UART 主要有由數據總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器 --- 發(fā)送器每隔16 個CLK16 時鐘周期輸出1 位，次序遵循1位起始位、8位數據位（假定數據位為8位）、1位校驗位（可選）、1位停止位。 UART 接收器 --- 串行數據幀和接收時鐘是異步的，發(fā)送來的數據由邏輯1 變?yōu)檫壿? 可以視為一個數據幀的開始。接收器先要捕捉起始位，確定rxd 輸入由1 到0，邏輯0 要8 個CLK16 時鐘周期，才是正常的起始位，然后在每隔16 個CLK16 時鐘周期采樣接收數據，移位輸入接收移位寄存器rsr，最后輸出數據dout。還要輸出一個數據接收標志信號標志數據接收完。波特率發(fā)生器 --- UART 的接收和發(fā)送是按照相同的波特率進行收發(fā)的。波特率發(fā)生器產生的時鐘頻率不是波特率時鐘頻率，而是波特率時鐘頻率的16 倍，目的是為在接收時進行精確地采樣，以提出異步的串行數據。 --- 根據給定的晶振時鐘和要求的波特率算出波特率分頻數。

標簽： UART EDA CLK 實驗

上傳時間： 2014-01-25

上傳用戶：xsnjzljj
使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG

使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節(jié)。數據存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址格式。支持有符號和無符號整數加、減、乘、除運算，并支持浮點數加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術右移、循環(huán)右移4種移位運算，支持Load/Store操作，支持地址/立即數加載操作，支持無條件轉移和為0轉移、非0轉移、無符號>轉移、無符號<轉移、有符號>轉移、有符號<轉移等條件轉移。

標簽： CPU verilog FLAG 語言

上傳時間： 2013-12-11

上傳用戶：源弋弋
從太平洋上下載下來的打包學習VB的教程。》VB專區(qū) ·Visual Basic 的數據庫編程 ·使用VB建立Web Server 　 ·VB與Windows資源管理器互拷文件

從太平洋上下載下來的打包學習VB的教程。》VB專區(qū) ·Visual Basic 的數據庫編程 ·使用VB建立Web Server 　 ·VB與Windows資源管理器互拷文件 ·VB查找文件的兩種方法 ·利用VB設計打印復雜報表 ·在VB中播放AVI文件 ·在VB中引用.dbf及索引文件　 ·VB5.0中實現字體閃爍效果 ·在VB應用軟件中實現動畫效果 ·VB編程中如何鎖定鼠標 ·用VB實現關閉所有數據庫對象 ·VB調用C程序的方法—動態(tài)鏈接庫法 ·基于VB的通用折行打印程序 ·利用VB動態(tài)設計多“主細表”應用 ·用VB設計VCD播放器 ·在VB6.0中播放GIF動畫 ·VB5實現窗口圖像縮放、滾動技巧 ·用VB進行移位操作 ·CrystaI Reports for VB5報表編程經驗 ·VB設計動畫時鐘 ·用VB5中WinSock控件編寫網上聊天程序

標簽： Windows Visual Server Basic

上傳時間： 2014-01-17

上傳用戶：ynwbosss
vhdl語言的100個例子 VHDL語言100例第1例帶控制端口的加法器第2例無控制端口的加法器第3例乘法器第4例比較器第5例二路選擇器第6例寄存器第7例移

vhdl語言的100個例子 VHDL語言100例第1例帶控制端口的加法器第2例無控制端口的加法器第3例乘法器第4例比較器第5例二路選擇器第6例寄存器第7例移位寄存器第8例綜合單元庫第9例七值邏輯與基本數據類型第10例函數

標簽： 100 vhdl VHDL 語言

上傳時間： 2013-12-13

上傳用戶：古谷仁美
單片機中LED顯示/數碼管顯示/鍵盤控制/蜂鳴器輸出/中斷應用/定時器和計數器/串口通信/鍵控看門狗/數據交換

單片機中LED顯示/數碼管顯示/鍵盤控制/蜂鳴器輸出/中斷應用/定時器和計數器/串口通信/鍵控看門狗/數據交換，排序，移位。源程序

標簽： LED 單片機中斷應用串口通信

上傳時間： 2013-12-10

上傳用戶：lizhen9880